ZHCACF7A june 2021 – march 2023 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DK-Q1
如果无法在实时控制应用中设计 ADC 输入驱动电路来实现适当的 S+H 稳定性能,可能会导致各种性能问题。在这些问题中,主要的问题是存储器串扰:采样信号受 ADC 采样序列中上个采样通道影响而导致的误差。虽然解决此问题的最佳做法是重新设计硬件电路来实现良好的稳定性能,但由于存在严格的设计限制或使用无法大幅修改的现有设计,这可能并非始终可行。在硬件重新设计不可行的情况下,可以选择修改采样序列来将受影响的通道移到专用 ADC,或者重新调整序列来在受影响通道之前对 VREFLO 进行采样,从而帮助减小存储器串扰误差。
专用 ADC 方法简单易用,可以使用最短 S+H 持续时间对所需通道进行采样。但是,这种方法可能不适用于更高带宽的信号,并且可能没有足够的硬件资源来使用这种方法支持许多信号。
在目标通道之前添加一个 VREFLO (0V) 样本也是一种简单方便的策略,可将存储器串扰转换为更确定的形式。它可用于速度比专用 ADC 方法更高的信号,但可能无法使用最短 S+H 持续时间。这种方法会产生显著的增益误差,但可以通过额外的增益补偿方案,轻松地从 ADC 结果中校准消除该误差。