ZHCSYA5 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1 复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2 空闲和待机模式
      3. 7.4.3 断电
      4. 7.4.4 速度模式
      5. 7.4.5 同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6 转换开始延迟时间
      7. 7.4.7 校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8 诊断
        1. 7.4.8.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.8.2 SPI CRC
        3. 7.4.8.3 寄存器映射 CRC
        4. 7.4.8.4 ADC 误差
        5. 7.4.8.5 SPI 地址范围
        6. 7.4.8.6 SCLK 计数器
        7. 7.4.8.7 时钟计数器
        8. 7.4.8.8 帧同步 CRC
        9. 7.4.8.9 自检
      9. 7.4.9 帧同步数据端口
        1. 7.4.9.1  数据包
        2. 7.4.9.2  数据格式
        3. 7.4.9.3  STATUS_DP 标头字节
        4. 7.4.9.4  FSYNC 引脚
        5. 7.4.9.5  DCLK 引脚
        6. 7.4.9.6  DOUTx 引脚
        7. 7.4.9.7  DINx 引脚
        8. 7.4.9.8  时分多路复用
        9. 7.4.9.9  菊花链
        10. 7.4.9.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.2 基准电压（REFP、REFN）

运行需要基准电压。基准电压输入为差分电压，定义为：VREF = VREFP – VREFN，施加到所有通道的 REFP 和 REFN 输入。有关基准电压工作范围的详细信息，请参阅基准电压范围 部分。

如图 7-5 所示，基准输入采样结构与模拟输入结构类似。ESD 二极管可以保护基准输入，并在超过基准引脚电压阈值时导通。要使这些二极管保持关断状态，请确保基准引脚电压不会比 AVSS 低 0.3V 以上，也不会比 AVDD1 高 0.3V 以上。在这些条件下，请使用外部钳位二极管和/或串联电阻器将输入电流限制为指定值。

ADS117L14 ADS117L18 基准输入电路图 7-5 基准输入电路

基准电压由采样电容器 CREF 采样。在非缓冲模式下，电流流经基准输入，为采样电容器充电。电流由一个直流分量和一个交流分量组成，随调制器采样时钟的频率而变化。有关基准输入电流规格，请参阅节 5.5 表。

在采样阶段 t = 1 / (2 · fMOD) 结束时，需要确保外部基准驱动器已经稳定，以便基准采样电容器可以充电。基准电压不完全稳定会增加增益误差和增益误差漂移。在较低速度模式下运行会降低调制器采样时钟频率，因此让基准驱动器有更多的时间稳定下来。

REFP 输入可以通过预充电缓冲器选项来减少采样电容器消耗的电荷。预充电缓冲器为基准采样电容器 CREF 提供粗略充电电流。在采样阶段的中途，预充电缓冲器会被旁路掉（S1 处于向上位置，如图 7-5 所示）。此时，外部驱动器为采样电容器提供精细充电电流。由于缓冲器减少了采样电容器的充电需求，从而大大降低了外部驱动器的带宽要求。

流经 REFN 输入的采样电流不会被 REFP 缓冲器减小。由于许多应用将 REFN 接地或将 REFN 连接到 AVSS，因此不需要用于 REFN 的预充电缓冲器。对于 REFN 不是低阻抗的应用，请缓冲 REFN 输入。