ZHCSYA5 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1 复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2 空闲和待机模式
      3. 7.4.3 断电
      4. 7.4.4 速度模式
      5. 7.4.5 同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6 转换开始延迟时间
      7. 7.4.7 校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8 诊断
        1. 7.4.8.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.8.2 SPI CRC
        3. 7.4.8.3 寄存器映射 CRC
        4. 7.4.8.4 ADC 误差
        5. 7.4.8.5 SPI 地址范围
        6. 7.4.8.6 SCLK 计数器
        7. 7.4.8.7 时钟计数器
        8. 7.4.8.8 帧同步 CRC
        9. 7.4.8.9 自检
      9. 7.4.9 帧同步数据端口
        1. 7.4.9.1  数据包
        2. 7.4.9.2  数据格式
        3. 7.4.9.3  STATUS_DP 标头字节
        4. 7.4.9.4  FSYNC 引脚
        5. 7.4.9.5  DCLK 引脚
        6. 7.4.9.6  DOUTx 引脚
        7. 7.4.9.7  DINx 引脚
        8. 7.4.9.8  时分多路复用
        9. 7.4.9.9  菊花链
        10. 7.4.9.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.5.1 硬件编程

在硬件编程模式下，对器件进行编程的方式是将引脚搭接至 IOVDD、DGND 或悬空，也可以将其连接到控制器 I/O 以根据需要更改 ADC 配置。通过将 MODE 引脚悬空或接地（在这种情况下会禁用 SPI 编程）来选择硬件编程。图 7-43 和表 7-15 显示了硬件引脚和引脚功能。并非所有器件选项都在硬件模式下可用。有关 SPI 编程的详细信息，请参阅 SPI 编程 部分。

ADS117L14 ADS117L18 硬件编程模式图 7-43 硬件编程模式
表 7-15 硬件编程引脚
引脚 编号 说明 状态(1) 功能
模式 54 SPI 或硬件编程模式 0 硬件编程，所有缓冲器均开启
1 SPI 编程
F 硬件编程，所有缓冲器均关闭
CS/SPEED 55 速度模式 0 低速模式
1 最大速度模式
F 中速模式
SCLK/FLTR 56 滤波器类型 0 宽带滤波器
1 低延迟 sinc4 滤波器
F 低延迟 sinc4 + sinc1 滤波器
SDO/OSR1
SDI/OSR0		 2.1 滤波器 OSR OSR1/OSR0 宽带滤波器 SINC4 滤波器 SINC4 + SINC1 滤波器
00 32 12 64
01 64 16 128
0F 128 24 320
10 256 32 640
11 512 64 1280
1F 1024 128 3200
F0 2048 256 6400
F1 4096 1024 12800
FF 4096 4096 32000
GPIO0/TDM 3 数据端口 TDM 0 无 TDM，四个或八个数据通路（使用所有 DOUTx 引脚）
1 ADS117L18：一个数据通路（DOUT0 引脚）
F ADS117L14：一个数据通路（DOUT0 引脚）
ADS117L18：两个数据通路（DOUT0 和 DOUT1 引脚）
GPIO1/HDR 4 数据端口标头 0 （仅）16 个数据位
1 STATUS 标头字节 + 16 个数据位
F STATUS 标头字节 + 16 个数据位 + CRC 字节
  1. F = 悬空状态。

该器件在上电和器件复位时通过弱驱动器 (ZOUT = 25kΩ) 施加脉冲来读取引脚。确保在上电或复位之前建立引脚电平。如果检测到悬空情况，该器件会将引脚驱动至低电平，以防止引脚在正常运行期间悬空。读取引脚后，直到下次上电或复位周期才会确认引脚的更改。

由于该器件会施加脉冲来读取引脚，因此悬空状态会限制外部引脚电容和外部漏电流。逻辑 1 和 0 输入条件也会限制最大上拉和下拉电阻。图 7-44 显示了每种状态的电气限制。为了进行正确的引脚模式检测，请勿将其他器件的悬空输入连接在一起。

ADS117L14 ADS117L18 硬件编程引脚条件图 7-44 硬件编程引脚条件

硬件模式下不可用的编程选项采用 SPI 寄存器的默认值。如需了解这些默认值，请参阅寄存器映射 部分。表 7-18 展示了 SPI 默认值的例外情况。

表 7-16 硬件编程默认值
功能硬件模式默认值
时钟模式外部时钟
基准范围高基准范围
数模转换器 (VCM) 输出启用