ZHCSYA5 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1 复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2 空闲和待机模式
      3. 7.4.3 断电
      4. 7.4.4 速度模式
      5. 7.4.5 同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6 转换开始延迟时间
      7. 7.4.7 校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8 诊断
        1. 7.4.8.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.8.2 SPI CRC
        3. 7.4.8.3 寄存器映射 CRC
        4. 7.4.8.4 ADC 误差
        5. 7.4.8.5 SPI 地址范围
        6. 7.4.8.6 SCLK 计数器
        7. 7.4.8.7 时钟计数器
        8. 7.4.8.8 帧同步 CRC
        9. 7.4.8.9 自检
      9. 7.4.9 帧同步数据端口
        1. 7.4.9.1  数据包
        2. 7.4.9.2  数据格式
        3. 7.4.9.3  STATUS_DP 标头字节
        4. 7.4.9.4  FSYNC 引脚
        5. 7.4.9.5  DCLK 引脚
        6. 7.4.9.6  DOUTx 引脚
        7. 7.4.9.7  DINx 引脚
        8. 7.4.9.8  时分多路复用
        9. 7.4.9.9  菊花链
        10. 7.4.9.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.1 概述

ADS117L14 和 ADS117L18 分别为四通道和八通道、16 位、同步采样和 ΔΣ 模数转换器 (ADC)。这些器件集出色的直流精度、交流分辨率和宽信号带宽于一体，适用于同步多通道数据采集系统。这些 ADC 具有宽信号带宽和低功耗等优势。

功能方框图 展示了器件特性。这些器件包含四个或八个独立的 Δ-Σ ADC，这些 ADC 的数据通过帧同步数据端口读取。每个 ADC 都具有可编程数字滤波器，这些滤波器在宽带滤波器模式下提供高达 512kSPS 的采样率，在低延迟滤波器模式下提供高达 1365.3kSPS 的采样率。四种可选的功率可扩展速度模式可以优化信号带宽、SNR 和功耗。

每个 ADC 通道的信号和基准电压输入预充电缓冲器可降低模拟输入电流和采样噪声，从而允许使用低带宽信号驱动器。VCM 输出作为缓冲的 1/2 Vs 电压，用于驱动外部缓冲器和增益级的共模电压。

多位 Δ-Σ 调制器根据差分基准 VREF = (VREFP – VREFN) 测量差分输入信号 VIN = (VAINP – VAINN)。调制器生成低分辨率、高频数据。调制器的噪声整形会将低分辨率数据的量化噪声移至带外频率范围内，在此范围内通过数字滤波器去除该噪声。通带内剩余的噪声为低电平热噪声。数字滤波器对调制器数据进行抽取和滤除，以便提供最终输出数据。

数字滤波器有两种滤波器模式：低延迟滤波器（通常用于直流信号测量）和宽带滤波器（通常用于交流信号测量）。低延迟滤波器是一种可变阶 sinc 滤波器，具有 sinc4、sinc4 + sinc1、sinc3 和 sinc3 + sinc1 滤波器选项。利用该滤波器，可以在噪声性能、转换延迟和信号带宽之间进行优化。宽带滤波器是一种多级线性相位有限脉冲响应 (FIR) 滤波器。该滤波器具有出色的频率响应特性，包括低通带纹波、窄过渡带和高阻带衰减。这些器件支持以 2 的幂倍数关系设置通道间的数据速率。

MODE 引脚可以选择器件配置方法：使用硬件引脚设置或 SPI 串行接口。

帧同步数据端口使用四个或八个数据通路或时分多路复用 (TDM) 格式提供转换数据，将数据通路的数量减少至两个或一个。在菊花链中将一个器件的 DOUTx 引脚连接到下一个器件的 DINx 引脚，以菊花链方式连接多个器件。

该器件支持在同步应用中使用外部时钟运行，而在独立应用中使用内部振荡器运行。START 引脚可以同时同步 ADC 通道。RESET 引脚复位 ADC。

帧同步端口和 SPI 配置端口可以使用循环冗余校验 (CRC) 错误检测功能。寄存器映射 CRC 在后台运行以便在初始值上传到器件后检测对寄存器值的意外更改。当检测到 ADC 错误时，开漏 ERROR 输出引脚将置为低电平。

该器件有八个通用输入/输出 (GPIO) 引脚。两个 GPIO 是独立引脚，其余六个 GPIO 引脚与帧同步 DINx 和 DOUTx 引脚进行多路复用。

AVDD1 电源电压为预充电缓冲器和输入采样开关供电。AVDD2 通过内部稳压器为调制器供电。IOVDD 电源电压用作数字 I/O 电压，还通过第二个稳压器为数字内核供电。内部稳压器可降低总体功耗，并在不同的电源条件下保持一致的器件性能水平。