ZHCSYA5 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1 复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2 空闲和待机模式
      3. 7.4.3 断电
      4. 7.4.4 速度模式
      5. 7.4.5 同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6 转换开始延迟时间
      7. 7.4.7 校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8 诊断
        1. 7.4.8.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.8.2 SPI CRC
        3. 7.4.8.3 寄存器映射 CRC
        4. 7.4.8.4 ADC 误差
        5. 7.4.8.5 SPI 地址范围
        6. 7.4.8.6 SCLK 计数器
        7. 7.4.8.7 时钟计数器
        8. 7.4.8.8 帧同步 CRC
        9. 7.4.8.9 自检
      9. 7.4.9 帧同步数据端口
        1. 7.4.9.1  数据包
        2. 7.4.9.2  数据格式
        3. 7.4.9.3  STATUS_DP 标头字节
        4. 7.4.9.4  FSYNC 引脚
        5. 7.4.9.5  DCLK 引脚
        6. 7.4.9.6  DOUTx 引脚
        7. 7.4.9.7  DINx 引脚
        8. 7.4.9.8  时分多路复用
        9. 7.4.9.9  菊花链
        10. 7.4.9.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.1 模拟输入（AINP、AINN）

ADC 通道的模拟输入为差分输入，输入定义为差分电压：VIN = VAINP – VAINN。为了获得出色性能，使用差分信号驱动输入，共模电压以 1/2 Vs（即 (AVDD1 + AVSS) / 2）为中心。将未使用的输入端接地或连接到 AVSS 至 AVDD1 电源电压范围内的直流电压。

ADC 通过相应地配置 AVDD1 和 AVSS 电源，可接受单极或双极输入信号。图 7-1 展示了单极电源配置下的差分信号示例。当共模电压等于 1/2 Vs (AVDD1/2) 时，可提供对称输入电压余量。在单极运行模式下，请使用 AVDD1 = 5V 和 AVSS = 0V（中速和低速模式提供更低 AVDD1 电源电压的选项）。VCM 引脚提供缓冲共模电压，以对外部驱动器级中的信号电压进行电平转换。

图 7-2 展示了双极电源配置下的差分信号示例。信号的共模电压通常为 0V。在双极运行模式下，请使用 AVDD1 和 AVSS = ±2.5V（中速和低速模式提供更低 AVDD1 – AVSS 电源电压的选项）。

ADS117L14 ADS117L18 单极差分输入信号图 7-1 单极差分输入信号
ADS117L14 ADS117L18 双极差分输入信号图 7-2 双极差分输入信号

在双极和单极配置中，ADC 通过将 AINN 输入连接到 AVSS、地或 1/2 Vs 来接受单端输入信号。但是，由于 AINN 为固定电压，因此无法获得全差分输入摆幅范围。所以，ADC 动态范围限制为 AINP 输入的电压摆幅（5V 电源时为 ±2.5V 或 0V 至 5V）。

图 7-3 中的电路显示了 ADC 通道的简化模拟输入电路。在静电放电 (ESD) 受控环境中制造的二极管可保护模拟输入免受 ESD 事件的影响，ESD 事件在制造过程和印刷电路板 (PCB) 组装过程中发生。如果输入被驱动至 AVSS – 0.3V 以下或 AVDD1 + 0.3V 以上，保护二极管可能会导通。在这些条件下，请使用外部钳位二极管和/或串联电阻器将输入电流限制为绝对最大额定值部分中所示的值。

ADS117L14 ADS117L18 模拟输入电路图 7-3 模拟输入电路

ADC 通道的输入多路复用器可独立配置。多路复用器可提供正常或反向信号极性和内部测试模式的选项。这些测试模式用于 ADC 性能测试和诊断。输入短路测试模式通过将输入短接至 1/2 Vs 电压来验证噪声和失调电压误差。通过选择 +FS 或 –FS 连接可以测试满量程范围。为了避免评估期间输出代码被削波，请减小增益寄存器的值或将 ADC 编程为扩展范围模式。CMRR 测试模式通过将输入短接在一起以及由用户向 AINPn 或 AINNn 输入施加直流或交流测试信号来验证 CMRR 性能。用户对生成的数据进行分析以确定 CMRR 性能。使用测试模式时，可启用输入预充电缓冲器以获得出色精度。

表 7-1 展示了图 7-3 的输入多路复用器电路的开关配置。

表 7-1 输入多路复用器配置
CHn_MUX[2:0] 位闭合开关说明
000bS1、S4正常极性输入
001bS2、S3反极性输入
010bS9、S10输入短路以进行失调电压和噪声测试
011bS1、S10输入短路且用户向 AINPn 施加信号以进行 CMRR 测试
100bS4、S10输入短路且用户向 AINNn 施加信号以进行 CMRR 测试
101bS6、S7–FS 直流信号用于增益测试
110bS5、S8+FS 直流信号用于增益测试
111bS5、S8+FS 直流信号用于增益测试

输入采样电容器 CIN 是图 7-3 虚线框所示的简化输入采样网络的一部分。鉴于 CIN 的瞬时电荷需求，信号必须在调制器频率的半个周期 t = 1 / (2 · fMOD) 内稳定。为了满足这一要求，驱动器带宽通常比原始信号频率大得多。当达到 THD 和 SNR 数据表性能时，即可确定驱动器的带宽足够。由于低速模式下的调制器采样率只有高速模式下的八分之一，因此有更多的时间可供驱动器实现稳定。

输入采样电容器所需的电荷被建模为 ADC 输入的平均输入电流。如方程式 20 和方程式 14 所示，输入电流由差分和绝对分量组成。

方程式 13. Input Current (Differential Input Voltage) = fMOD · CIN · 106 (μA/V)

其中：

  • fMOD = fCLK / 2
  • CIN = 7.4pF（1 倍输入范围）、3.6pF（2 倍输入范围）

方程式 14. Input Current (Absolute Input Voltage) = fMOD · CCM · 106 (μA/V)

其中：

  • fMOD = fCLK / 2
  • CCM = 0.35pF（1 倍输入范围）、0.17pF（2 倍输入范围）

对于 fMOD = 12.8MHz（高速模式）、CIN = 7.4pF 且 CCM = 0.3pF 的情况，差分电压产生的输入电流为 95μA/V，绝对电压产生的输入电流为 4.5μA/V。例如，如果 AINPn = 4.5V 且 AINNn = 0.5V，则 VIN = 4V。总 AINPn 输入电流 = (4V · 95μA/V) + (4.5V · 4.5μA/V) = 400μA。总 AINNn 电流 = (–4V · 95μA/V) + (0.5 · 4.5μA/V) = –378μA。

该器件集成了输入预充电缓冲器，可显著降低电容器 CIN 所需的电荷。在运行中，预充电缓冲器将提供充电电流。在采样阶段接近结束时，电容器 CIN 几乎充满电。缓冲器断开连接（图 7-3 的 S11 和 S12 处于向上位置）以便让外部驱动器为电容器提供精细充电。采样阶段完成时，采样电容器放电以完成该周期，此后将重复采样过程。预充电缓冲器的运行可将输入电流降低 99% 以上，在许多情况下这会提高 THD 和 SNR 性能。预充电缓冲器由 CHn_CFG1 寄存器的 CHn_BUFP 和 CHn_BUFN 位启用。如果任何通道的 AINN 输入接地或连接到低阻抗源，则应禁用 AINN 缓冲器以降低功耗。低阻抗源的一个示例是单端输入应用。