ZHCSYA5 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1 复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2 空闲和待机模式
      3. 7.4.3 断电
      4. 7.4.4 速度模式
      5. 7.4.5 同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6 转换开始延迟时间
      7. 7.4.7 校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8 诊断
        1. 7.4.8.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.8.2 SPI CRC
        3. 7.4.8.3 寄存器映射 CRC
        4. 7.4.8.4 ADC 误差
        5. 7.4.8.5 SPI 地址范围
        6. 7.4.8.6 SCLK 计数器
        7. 7.4.8.7 时钟计数器
        8. 7.4.8.8 帧同步 CRC
        9. 7.4.8.9 自检
      9. 7.4.9 帧同步数据端口
        1. 7.4.9.1  数据包
        2. 7.4.9.2  数据格式
        3. 7.4.9.3  STATUS_DP 标头字节
        4. 7.4.9.4  FSYNC 引脚
        5. 7.4.9.5  DCLK 引脚
        6. 7.4.9.6  DOUTx 引脚
        7. 7.4.9.7  DINx 引脚
        8. 7.4.9.8  时分多路复用
        9. 7.4.9.9  菊花链
        10. 7.4.9.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
7.3.8.2.1 Sinc4 滤波器

sinc4 滤波器对调制器数据进行平均和抽取以产生高达 1365.3kSPS（最大速度模式）、1066.6kSPS（高速模式）、533.3kSPS（中速模式）和 133.333kSPS（低速模式）的数据速率。增大 OSR 值会降低 ADC 数据速率，从而降低因数据平均和抽取的增加而导致的信号带宽和总噪声。

表 7-19 列出了 sinc4 滤波器特性。

表 7-3 Sinc4 滤波器特性
模式fCLK
(MHz)		OSR数据速率
(kSPS)		–3dB 频率
(kHz)		延迟时间
(μs)(1)
最大速度32.768121365.3310.23.9
高速25.61066.6242.35.1
中速12.8533.3
121.210.1
低速3.2133.3330.340.5
最大速度32.768161024232.74.9
高速25.6800181.86.3
中速12.840090.912.6
低速3.210022.750.5
最大速度32.76824682.67155.16.9
高速25.6533.3121.28.9
中速12.8266.6760.617.1
低速3.266.6715.170.8
最大速度32.76832512116.38.9
高速25.640090.911.4
中速12.820045.422.8
低速3.25011.491.4
最大速度32.7686425658.216.6
高速25.620045.421.3
中速12.810022.742.6
低速3.2255.68171
最大速度32.76812812829.132.3
高速25.610022.741.3
中速12.85011.482.6
低速3.212.52.84331
最大速度32.7682566414.563.6
高速25.65011.481.4
中速12.8255.68163
低速3.26.251.42651
最大速度32.768512327.27126
高速25.6255.68162
中速12.812.52.84324
低速3.23.1250.7101294
最大速度32.7681024163.64251
高速25.612.52.84321
中速12.86.251.42643
低速3.21.56250.3552570
最大速度32.768204881.82501
高速25.66.251.42641
中速12.83.1250.7101282
低速3.20.78130.1785130
最大速度32.768409640.9091001
高速25.63.1250.7101281
中速12.81.5630.3552562
低速3.20.3910.08910250
(1) 当启用模拟输入缓冲器后，延迟时间增加 8/fCLK (µs)。

图 7-18 和图 7-19 展示了 OSR = 32 时的 sinc4 频率响应。频率响应在 fDATA 的整数倍处出现一系列响应零位及其间的一系列衰减峰值。在零频率时，滤波器具有零增益。当 fIN/fDATA > OSR/2 时，会出现滤波器响应的折叠图像，如图 7-19 的频率图 (OSR = 32) 所示。在接近 n × fMOD（n = 1、2、3 等）的输入频率下，衰减为 0dB。如果信号出现在这些频率下，则信号会被混叠到通带。

ADS117L14 ADS117L18 Sinc4 频率响应 (OSR = 32)图 7-18 Sinc4 频率响应
(OSR = 32)
ADS117L14 ADS117L18 fMOD 的 Sinc4 频率响应 (OSR = 32)图 7-19 fMOD 的 Sinc4 频率响应 (OSR = 32)