OPA625

AKTIV

SAR-ADC-Treiber für Verstärker mit hoher Bandbreite, hoher Präzision, geringem Rauschen und Verzerru

Produktdetails

Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 5
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet OPAx625 High-Bandwidth, High-Precision, Low THD+N, 16-Bit and 18-Bit Analog-to-Digital Converter (ADC) Drivers datasheet (Rev. A) PDF | HTML 20 Apr 2015
Application brief Dual Bipolar Power-Supply Considerations for Amplifiers 01 Aug 2017
E-book The Signal e-book: A compendium of blog posts on op amp design topics 28 Mär 2017
E-book Analog Engineer’s Pocket Reference Guide Fifth Edition (Rev. D) PDF | HTML 30 Sep 2014
Application note Noise Analysis for High Speed Op Amps (Rev. A) 17 Jan 2005

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADS9120EVM-PDK — ADS9120 16 Bit, 2,5 MSPS, 15,5 mW, SAR-ADC-EVM-Leistungs-Demokit (PDK)

Das Leistungs-Demokit (Performance Demonstration Kit, PDK) für das ADS9120-Evaluierungsmodul (EVM) ist eine Plattform zur Leistungsevaluierung des ADS9120-Analog-Digital-Wandlers mit Iterationsregister (Successive-Approximation Register Analog-to-Digital Converter, SAR-ADC). Das ADS9120EVM-PDK (...)

Benutzerhandbuch: PDF
Simulationsmodell

OPA625 PSpice Model (Rev. B)

SBOM937B.ZIP (161 KB) - PSpice Model
Simulationsmodell

OPA625 TINA-TI Reference Design (Rev. A)

SBOM936A.TSC (340 KB) - TINA-TI Reference Design
Simulationsmodell

OPA625 TINA-TI Spice Model (Rev. A)

SBOM935A.ZIP (10 KB) - TINA-TI Spice Model
Berechnungstool

ANALOG-ENGINEER-CALC PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Berechnungstool

VOLT-DIVIDER-CALC — Voltage divider calculation tool

The voltage divider calculation tool (VOLT-DIVIDER-CALC) quickly determines a set of resistors for a voltage divider. This KnowledgeBase JavaScript utility can be used to find a set of resistors for a voltage divider to achieve the desired output voltage. VOLT-DIVIDER-CALC can also be used to (...)
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Simulationstool

TINA-TI — SPICE-basiertes analoges Simulationsprogramm

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
Benutzerhandbuch: PDF
Referenzdesigns

TIDA-01056 — Referenzdesign für 20-Bit-1-MSPS-DAQ zur Optimierung der Stromversorgungseffizienz bei gleichzeitige

Dieses Referenzdesign für Hochleistungs-Datenerfassungssysteme (Data Acquisition, DAQ) optimiert die Leistungsstufe, um den Stromverbrauch zu reduzieren und die Auswirkungen von EMI vom Schaltregler durch den Einsatz eines LMS3635-Q1-Abwärtswandlers zu minimieren.  Dieses Referenzdesign bietet (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01054 — Multi-Rail-Leistungs-Referenzdesign zur Eliminierung von EMI-Effekten in Hochleistungs-DAQ-Systemen

Das Referenzdesign TIDA-01054 trägt mithilfe des LM53635-Abwärtswandlers zur Eliminierung der leistungsmindernden Auswirkungen von EMI auf Datenerfassungssysteme (DAQ) bei, die größer als 16 Bit sind. Der Abwärtswandler ermöglicht es Entwicklern, Stromversorgungslösungen in der Nähe des Signalwegs (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01055 — ADC-Spannungsreferenzpuffer-Optimierung – Referenzdesign für Hochleistungs-DAQ-Systeme

Das TIDA-01055-Referenzdesign für Hochleistungs-Datenerfassungssysteme (DAQ) optimiert den ADC-Referenzpuffer zur Verbesserung der SNR-Leistung und Reduzierung des Stromverbrauchs mit dem Hochgeschwindigkeits-Operationsverstärker OPA837 von TI. Dieser Baustein wird in einer zusammengesetzten (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01057 — Referenzdesign Maximierung des dynamischen Signalbereichs für echten Differenzeingang von 10 Vpp bis

Dieses Referenzdesign wurde für hochleistungsfähige Datenerfassungssysteme (DAQ) entwickelt, um den Dynamikbereich von ADCs mit 20 Bit und Differenzeingang zu verbessern. Viele DAQ-Systeme benötigen die Messfähigkeit mit einem großen Gesamtbereich (Full Scale Range, FSR), um einen ausreichenden (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01051 — Referenzdesign zur Optimierung der FPGA-Auslastung und des Datendurchsatzes für automatische Prüfger

Das TIDA-01051-Referenzdesign dient zur Demonstration optimierter Kanaldichte, Integration, Stromverbrauch, Taktverteilung und Signalkettenleistung von Datenerfassungssystemen mit sehr hoher Kanalanzahl, wie sie beispielsweise in automatischen Prüfgeräten (ATE) verwendet werden. Durch den Einsatz (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01053 — Referenzdesign für ADC-Treiber zur Optimierung von THD, Rauschen und SNR für Messeinrichtungen mit h

Das Referenzdesign TIDA-01053 beinhaltet einen ADC-Treiber zur Optimierung von THD, Rauschen und systemweitem SNR für Messeinrichtungen mit hohem Dynamikbereich. Der hohe kapazitive Charakter des ADC-Eingangs stellt einige einzigartige Herausforderungen an das Treiberdesign und die (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01050 — Referenzdesign eines optimierten Analog-Frontend-Datenerfassungssystems für 18-Bit-SAR-Datenwandler

Das Referenzdesign TIDA-01050 soll die Integration, den Stromverbrauch, die Leistung und die Taktprobleme verbessern, die typischerweise mit automatischen Prüfgeräten verbunden sind. Dieses Design eignet sich für jedes ATE-System, am besten jedoch für Systeme, die eine große Anzahl von (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01052 — ADC-Treiber-Referenzdesign zur Verbesserung des Full Scale THD bei negativer Versorgung

Das Referenzdesign TIDA-01052 soll die Steigerung der Systemleistung aufzeigen, die bei der Verwendung einer negativen Spannungsschiene an den analogen Frontend-Treiberverstärkern anstatt einer Erdung zu beobachten ist. Dieses Konzept steht in Bezug zu allen analogen Frontends, allerdings ist (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00732 — Referenzdesign für isolierte 18-Bit-Datenerfassungslösung mit 2 MSPS für Maximalwerte bei Rauschabst

Dieses „Referenzdesign für isolierte 18-Bit-Datenerfassungslösung mit 2 MSPS für maximale SNR und Abtastrate“ veranschaulicht, wie die für das Design isolierter Datenerfassungssysteme typischen leistungsbegrenzenden Herausforderungen gemeistert werden können:
  • Maximierung der Abtastrate durch (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIPD169 — Referenzdesign für 16-Bit-Multiplex-Datenerfassungssystem mit 1 MSPS

This design is for a 16-bit 1MSPS single-ended, multiplexed data acquisition system (DAQ) for dc inputs. The system is composed of a 16-bit successive-approximation-register (SAR) analog-to-digital converter (ADC), SAR ADC driver, reference driver, and multiplexer. The design shows the process to (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOT-23 (DBV) 6 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos