ZHCUBR5A October   2022  – February 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 CLLLC 系统说明
    1. 1.1 主要系统规格
  8. 2 CLLLC 系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项和系统设计原理
      1. 2.2.1 谐振回路设计
        1. 2.2.1.1 电压增益
        2. 2.2.1.2 变压器增益比设计 (NCLLLC)
        3. 2.2.1.3 磁化电感选择 (Lm)
        4. 2.2.1.4 谐振电感器和电容器选择（Lrp 和 Crp）
      2. 2.2.2 电流和电压检测
        1. 2.2.2.1 VPRIM 电压检测
        2. 2.2.2.2 VSEC 电压检测
        3. 2.2.2.3 ISEC 电流检测
        4. 2.2.2.4 ISEC 谐振回路和 IPRIM 谐振回路
        5. 2.2.2.5 IPRIM 电流检测
        6. 2.2.2.6 保护（CMPSS 和 X-Bar）
      3. 2.2.3 PWM 调制
  9. 3 图腾柱 PFC 系统说明
    1. 3.1 图腾柱无桥 PFC 的优势
    2. 3.2 图腾柱无桥 PFC 运行
    3. 3.3 主要系统规格
    4. 3.4 系统概述
      1. 3.4.1 方框图
    5. 3.5 系统设计原理
      1. 3.5.1 PWM
      2. 3.5.2 电流环路模型
      3. 3.5.3 直流母线调节环路
      4. 3.5.4 过零附近的软启动可消除或减少电流尖峰
      5. 3.5.5 电流计算
      6. 3.5.6 电感器计算
      7. 3.5.7 输出电容器计算
      8. 3.5.8 电流和电压感应
  10. 4 重点产品
    1. 4.1 C2000 MCU TMS320F28003x
    2. 4.2 LMG352xR30-Q1
    3. 4.3 UCC21222-Q1
    4. 4.4 AMC3330-Q1
    5. 4.5 AMC3302-Q1
  11. 5 硬件、软件、测试要求和测试结果
    1. 5.1 所需的硬件和软件
      1. 5.1.1 硬件设置
        1. 5.1.1.1 控制卡设置
      2. 5.1.2 软件
        1. 5.1.2.1 在 Code Composer Studio 中打开工程
        2. 5.1.2.2 工程结构
    2. 5.2 测试和结果
      1. 5.2.1 测试设置（初始）
      2. 5.2.2 CLLLC 测试程序
        1. 5.2.2.1 实验 1.初级到次级功率流，开环检查 PWM 驱动器
        2. 5.2.2.2 实验 2.初级到次级功率流，开环检查 PWM 驱动器和 ADC，具有保护功能，次级连接阻性负载
          1. 5.2.2.2.1 设置实验 2 的软件选项
          2. 5.2.2.2.2 生成和加载工程以及设置调试环境
          3. 5.2.2.2.3 使用实时仿真
          4. 5.2.2.2.4 运行代码
          5. 5.2.2.2.5 测量电压环路的 SFRA 装置
          6. 5.2.2.2.6 验证有源同步整流
          7. 5.2.2.2.7 测量电流环路的 SFRA 装置
        3. 5.2.2.3 实验 3.初级到次级功率流，闭合电压环路检查，次级连接阻性负载
          1. 5.2.2.3.1 设置实验 3 的软件选项
          2. 5.2.2.3.2 生成和加载工程以及设置调试环境
          3. 5.2.2.3.3 运行代码
          4. 5.2.2.3.4 测量闭合电压环路的 SFRA
        4. 5.2.2.4 实验 4.初级到次级功率流，闭合电流环路检查，次级连接阻性负载
          1. 5.2.2.4.1 设置实验 4 的软件选项
          2. 5.2.2.4.2 生成和加载项目以及设置调试
          3. 5.2.2.4.3 运行代码
          4. 5.2.2.4.4 测量闭合电流环路的 SFRA
        5. 5.2.2.5 实验 5.初级到次级功率流，闭合电流环路检查，次级连接与电压源并联的阻性负载，以模拟次级侧的电池连接
          1. 5.2.2.5.1 设置实验 5 的软件选项
          2. 5.2.2.5.2 设计电流环路补偿器
          3. 5.2.2.5.3 生成和加载项目以及设置调试
          4. 5.2.2.5.4 运行代码
          5. 5.2.2.5.5 在电池仿真模式下测量闭合电流环路的 SFRA
      3. 5.2.3 TTPLPFC 测试程序
        1. 5.2.3.1 实验 1：开环，直流
          1. 5.2.3.1.1 设置 BUILD 1 的软件选项
          2. 5.2.3.1.2 构建和加载工程
          3. 5.2.3.1.3 设置调试环境窗口
          4. 5.2.3.1.4 使用实时仿真
          5. 5.2.3.1.5 运行代码
        2. 5.2.3.2 实验 2：闭合电流环路，直流
          1. 5.2.3.2.1 设置 BUILD 2 的软件选项
          2. 5.2.3.2.2 设计电流环路补偿器
          3. 5.2.3.2.3 构建和加载工程以及设置调试
          4. 5.2.3.2.4 运行代码
        3. 5.2.3.3 实验 3：闭合电流环路，交流
          1. 5.2.3.3.1 设置实验 3 的软件选项
          2. 5.2.3.3.2 构建和加载工程以及设置调试
          3. 5.2.3.3.3 运行代码
        4. 5.2.3.4 实验 4：闭合电压和电流环路
          1. 5.2.3.4.1 设置 BUILD 4 的软件选项
          2. 5.2.3.4.2 构建和加载工程以及设置调试
          3. 5.2.3.4.3 运行代码
      4. 5.2.4 测试结果
        1. 5.2.4.1 效率
        2. 5.2.4.2 系统性能
        3. 5.2.4.3 波特图
        4. 5.2.4.4 效率和调节数据
        5. 5.2.4.5 散热数据
        6. 5.2.4.6 PFC 波形
        7. 5.2.4.7 CLLLC 波形
  12. 6 设计文件
    1. 6.1 原理图
    2. 6.2 物料清单
    3. 6.3 Altium 工程
    4. 6.4 Gerber 文件
  13. 7 软件文件
  14. 8 相关文档
    1. 8.1 商标
  15. 9 术语
  16. 10作者简介
  17. 11修订历史记录

2.2.3 PWM 调制

图 2-14 展示了该设计中使用的 PWM 波形配置。

为初级桥臂和次级桥臂使用了高分辨率 PWM。使用了向上/向下计数模式来生成 PWM。为了使用高分辨率 PWM，PRIM_LEG1_H PWM 脉冲以周期事件为中心，并且时基配置为上-下计数模式。然后，为互补开关生成具有高分辨率死区时间的互补脉冲。在桥臂 1 与桥臂 2 之间，存在 180 度的相移用于全桥运行。这是通过使用 PWM 模块上的特性交换 xA 和 xB 输出来实现的。（或者，也可以实现相移，但该设计不需要。）

发送到次级侧的 PWM 脉冲通过隔离器，这会增加额外的传播延迟。为了解决该传播延迟，需要稍微提前 PWM。这是以相对于初级有效 PWM 脉冲下降沿的相移延迟形式实现的。次级侧的相移是隔离器所需的周期和延迟的组合，如图 2-14 所示。由于使用了有源同步整流方案，上升沿由初级侧 PWM 开关时序控制。由于开关事件可能有很大的噪声，因此使用了消隐窗口。次级谐振回路中的电流可能是不连续的，具体取决于工作频率和负载。因此，下降沿由次级电流一达到零就触发的跳闸操作控制。然后，跳闸一直被锁存到下一个零或周期事件，以避免由于噪声而导致次级侧开关出现任何虚假导通。消隐脉冲由 PWM 时基生成，但跳闸锁存和消隐操作作为 CMPSS 的一部分发生。根据是谐振回路电流的正半部分还是负半部分，会生成两个不同的跳闸信号并通过 X-Bar 将其发送到 PWM 模块。C2000 MCU 上的 4 类 PWM 可以唯一地使用这些事件在向上计数期间触发 xA 脉冲，在向下计数期间触发 xB 脉冲。有关详细信息，请参阅函数 CLLLC_HAL_setupSynchronousRectificationAction() 中的代码，该函数是该解决方案的 HAL 文件，请参阅节 5.1.2。

Type-4 PWM 上的全局链接机制用于减少更新寄存器并启用高频运行所需的周期数。例如，CLLLC_HAL_setupPWM() 函数的以下代码会链接所有 PWM 桥臂的 TBPRD 寄存器。借助该链接，对 PRIM_LEG1 TBPRD 寄存器的单次写入会将相应的值写入 PRIM_LEF2、SEC_LEG1 和 SEC_LEG2 中。


EPWM_setupEPWMLinks(CLLLC_PRIM_LEG2_PWM_BASE,
                    EPWM_LINK_WITH_EPWM_1,
                    EPWM_LINK_TBPRD);

EPWM_setupEPWMLinks(CLLLC_SEC_LEG1_PWM_BASE,
                    EPWM_LINK_WITH_EPWM_1,
                    EPWM_LINK_TBPRD);

EPWM_setupEPWMLinks(CLLLC_SEC_LEG2_PWM_BASE,
                    EPWM_LINK_WITH_EPWM_1,
                    EPWM_LINK_TBPRD);

高分辨率 PWM 依赖于将上一个周期的余数计算结果结转到下一个周期；因此，不应在初级侧和次级侧 PWM 之间使用周期性同步来维持相位关系。每当检测到频率变化或占空比变化时，就会使用快速中断服务例程发（ISR1，请参阅节 5.1.2.2）出一次性同步。

GUID-F061D285-C92D-4214-AFDC-12B54ECF6C09-low.gif图 2-14 CLLLC 设计中使用的 PWM 方案，具有初级到次级功率流的有源同步整流

同样，对于反向功率流方向，使用的 PWM 配置如图 2-15 所示

GUID-7A1E7845-ED87-4FD4-9B1A-073D0402E60A-low.gif图 2-15 CLLLC 设计中使用的 PWM 方案，具有次级到初级功率流的有源同步整流