ZHCUBR5A October   2022  – February 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1 CLLLC 系统说明
    1. 1.1 主要系统规格
  8. 2 CLLLC 系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项和系统设计原理
      1. 2.2.1 谐振回路设计
        1. 2.2.1.1 电压增益
        2. 2.2.1.2 变压器增益比设计 (NCLLLC)
        3. 2.2.1.3 磁化电感选择 (Lm)
        4. 2.2.1.4 谐振电感器和电容器选择（Lrp 和 Crp）
      2. 2.2.2 电流和电压检测
        1. 2.2.2.1 VPRIM 电压检测
        2. 2.2.2.2 VSEC 电压检测
        3. 2.2.2.3 ISEC 电流检测
        4. 2.2.2.4 ISEC 谐振回路和 IPRIM 谐振回路
        5. 2.2.2.5 IPRIM 电流检测
        6. 2.2.2.6 保护（CMPSS 和 X-Bar）
      3. 2.2.3 PWM 调制
  9. 3 图腾柱 PFC 系统说明
    1. 3.1 图腾柱无桥 PFC 的优势
    2. 3.2 图腾柱无桥 PFC 运行
    3. 3.3 主要系统规格
    4. 3.4 系统概述
      1. 3.4.1 方框图
    5. 3.5 系统设计原理
      1. 3.5.1 PWM
      2. 3.5.2 电流环路模型
      3. 3.5.3 直流母线调节环路
      4. 3.5.4 过零附近的软启动可消除或减少电流尖峰
      5. 3.5.5 电流计算
      6. 3.5.6 电感器计算
      7. 3.5.7 输出电容器计算
      8. 3.5.8 电流和电压感应
  10. 4 重点产品
    1. 4.1 C2000 MCU TMS320F28003x
    2. 4.2 LMG352xR30-Q1
    3. 4.3 UCC21222-Q1
    4. 4.4 AMC3330-Q1
    5. 4.5 AMC3302-Q1
  11. 5 硬件、软件、测试要求和测试结果
    1. 5.1 所需的硬件和软件
      1. 5.1.1 硬件设置
        1. 5.1.1.1 控制卡设置
      2. 5.1.2 软件
        1. 5.1.2.1 在 Code Composer Studio 中打开工程
        2. 5.1.2.2 工程结构
    2. 5.2 测试和结果
      1. 5.2.1 测试设置（初始）
      2. 5.2.2 CLLLC 测试程序
        1. 5.2.2.1 实验 1.初级到次级功率流，开环检查 PWM 驱动器
        2. 5.2.2.2 实验 2.初级到次级功率流，开环检查 PWM 驱动器和 ADC，具有保护功能，次级连接阻性负载
          1. 5.2.2.2.1 设置实验 2 的软件选项
          2. 5.2.2.2.2 生成和加载工程以及设置调试环境
          3. 5.2.2.2.3 使用实时仿真
          4. 5.2.2.2.4 运行代码
          5. 5.2.2.2.5 测量电压环路的 SFRA 装置
          6. 5.2.2.2.6 验证有源同步整流
          7. 5.2.2.2.7 测量电流环路的 SFRA 装置
        3. 5.2.2.3 实验 3.初级到次级功率流，闭合电压环路检查，次级连接阻性负载
          1. 5.2.2.3.1 设置实验 3 的软件选项
          2. 5.2.2.3.2 生成和加载工程以及设置调试环境
          3. 5.2.2.3.3 运行代码
          4. 5.2.2.3.4 测量闭合电压环路的 SFRA
        4. 5.2.2.4 实验 4.初级到次级功率流，闭合电流环路检查，次级连接阻性负载
          1. 5.2.2.4.1 设置实验 4 的软件选项
          2. 5.2.2.4.2 生成和加载项目以及设置调试
          3. 5.2.2.4.3 运行代码
          4. 5.2.2.4.4 测量闭合电流环路的 SFRA
        5. 5.2.2.5 实验 5.初级到次级功率流，闭合电流环路检查，次级连接与电压源并联的阻性负载，以模拟次级侧的电池连接
          1. 5.2.2.5.1 设置实验 5 的软件选项
          2. 5.2.2.5.2 设计电流环路补偿器
          3. 5.2.2.5.3 生成和加载项目以及设置调试
          4. 5.2.2.5.4 运行代码
          5. 5.2.2.5.5 在电池仿真模式下测量闭合电流环路的 SFRA
      3. 5.2.3 TTPLPFC 测试程序
        1. 5.2.3.1 实验 1：开环，直流
          1. 5.2.3.1.1 设置 BUILD 1 的软件选项
          2. 5.2.3.1.2 构建和加载工程
          3. 5.2.3.1.3 设置调试环境窗口
          4. 5.2.3.1.4 使用实时仿真
          5. 5.2.3.1.5 运行代码
        2. 5.2.3.2 实验 2：闭合电流环路，直流
          1. 5.2.3.2.1 设置 BUILD 2 的软件选项
          2. 5.2.3.2.2 设计电流环路补偿器
          3. 5.2.3.2.3 构建和加载工程以及设置调试
          4. 5.2.3.2.4 运行代码
        3. 5.2.3.3 实验 3：闭合电流环路，交流
          1. 5.2.3.3.1 设置实验 3 的软件选项
          2. 5.2.3.3.2 构建和加载工程以及设置调试
          3. 5.2.3.3.3 运行代码
        4. 5.2.3.4 实验 4：闭合电压和电流环路
          1. 5.2.3.4.1 设置 BUILD 4 的软件选项
          2. 5.2.3.4.2 构建和加载工程以及设置调试
          3. 5.2.3.4.3 运行代码
      4. 5.2.4 测试结果
        1. 5.2.4.1 效率
        2. 5.2.4.2 系统性能
        3. 5.2.4.3 波特图
        4. 5.2.4.4 效率和调节数据
        5. 5.2.4.5 散热数据
        6. 5.2.4.6 PFC 波形
        7. 5.2.4.7 CLLLC 波形
  12. 6 设计文件
    1. 6.1 原理图
    2. 6.2 物料清单
    3. 6.3 Altium 工程
    4. 6.4 Gerber 文件
  13. 7 软件文件
  14. 8 相关文档
    1. 8.1 商标
  15. 9 术语
  16. 10作者简介
  17. 11修订历史记录
5.2.2.2.4 运行代码
  1. 点击 GUID-1422141C-F20E-4C7C-9710-E92D611A82B4-low.png 以运行工程。
  2. 现在，通过向 CLLLC_clearTrip 变量写入 1 来清除跳闸。
  3. 在监视视图中，检查 CLLLC_vPrimSensed_Volts、CLLLC_iPrimSensed_Amps、CLLLC_vSecSensed_Volts 和 CLLLC_iSecSensed_Amps 变量是否定期更新。（注意：由于现在未通电，因此这些变量将接近于零。）
  4. 现在，缓慢地将 VPRIM 直流输入电压从 0V 增加至 400V。确保 CLLLC_vPrimSensed_Volts 显示正确的值。
  5. 默认情况下，CLLLC_pwmPeriodRef_pu 变量被设置为 0.599（如图 5-10 所示），即 500.8kHz。这接近转换器的串联谐振频率；然而，由于实际硬件上的元件变化，该值可能低于或高于串联谐振频率。例如，在图 5-11 中，我们看到频率略低于串联谐振频率。
  6. 根据设计的谐振回路增益，VSEC 变量将显示接近 300V 的电压。验证 CLLLC_vSecSensed_Volts 是否显示正确的电压。这就实现了对电路板上电压检测的验证。
GUID-4866A40F-96E5-4075-AB95-5B2C33A65E16-low.png图 5-10 实验 2 表达式窗口，谐振时
  1. 在测试条件中指定负载的情况下，对于 CLLLC_iPrimSensed_Amps，来自 PRIM 和 SEC 侧的电流将接近 4.8A，对于 CLLLC_iSecSensed_Amps，来自 PRIM 和 SEC 侧的电流将接近 6.8A。
GUID-068CECFB-1538-4173-B54E-19544C9DDEEE-low.png图 5-11 实验2，谐振时的初级 (ch2) 和次级 (ch3) 电流
  1. 接下来，要查看不同频率（即高于谐振和低于谐振）下的运行情况，请将 CLLLC_pwmPeriodRef_pu 变量更改为 0.47，这将对应于 639kHz 的频率。图 5-12 展示了该条件下的波形。
GUID-82AE12EC-D1FD-4E52-8E41-9CF35679EA91-low.png图 5-12 实验 2，高于串联谐振频率时的初级 (ch2) 和次级 (ch3) 电流
  1. 接下来，通过输入 0.8 作为 CLLLC_pwmPeriodRef_pu（这将使生成的频率为 374kHz）来测试低于串联谐振频率时的行为。在这种情况下，初级电流将变得不连续，次级侧占空比将调制以实现二极管仿真，如图 5-13 所示。
  2. 这在基本层面上验证 PWM 驱动器和硬件连接。
GUID-BE0D70C4-9D6A-4326-AC98-E617A3C51A8A-low.png图 5-13 实验 2，低于串联谐振频率时的初级 (ch2) 和次级 (ch3) 电流