ZHCADN6 January   2024 DRA821U , DRA821U-Q1 , TDA4AL-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VM , TDA4VM-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1UART 简介
    1. 1.1 Jacinto 7 UART 概述
    2. 1.2 Jacinto 7 UART 特性
    3. 1.3 Jacinto 7 UART 功能简介
  5. 2UART 使用概述
    1. 2.1 WKUP_UART0 用法
    2. 2.2 MCU_UART0 用法
    3. 2.3 MAIN_UARTx 用法
  6. 3软件模块上的日志级设计
  7. 4更改 UART 实例
    1. 4.1 更改 MAIN 域的 MAIN_UARTx
    2. 4.2 为 DSP/MCU 设置独立 UART 端口
  8. 5总结
  9. 6参考资料

1.3 Jacinto 7 UART 功能简介

图 1-1 显示了 Jacinto 7 UART 功能方框图。当处理器需要发送数据时，只需要通过 CPU/DMA 将输出数据写入 FIFO。然后，数据通过 UART_THR 寄存器自动传输到 TX 引脚，并转换为 TTL 电平。如果 UART_THR 寄存器为空，则数据传输完成。在数据接收过程中，TTL 电平首先通过引脚转换为位数据，并由 UART_RHR 写入 FIFO。当 FIFO 达到阈值（最大 64 字节）时，将触发 CPU/DMA 中断，以将数据写入存储器。当读取足够的数据并且 FIFO 中的数据低于阈值时，中断条件将消失，数据接收完成。

GUID-CB509A88-3468-47CA-80E3-9E7965FA6A3C-low.png图 1-1 UART 功能方框图