ZHCAC41 February   2023 TMS320F280025C

1.   摘要
2.   商标
3. 1引言
4. 2串行端口设计方法
   1. 2.1 步骤 1：了解设计要求
   2. 2.2 步骤 2：识别至 CLB 逻辑块的所需输入
      1. 2.2.1 GPIO 输入限定
      2. 2.2.2 CLB 输入设置
   3. 2.3 步骤 3：识别来自 CLB 逻辑的所需输出
      1. 2.3.1 同步输出信号
      2. 2.3.2 输出信号调节
   4. 2.4 步骤 4：设计 CLB 逻辑
      1. 2.4.1 资源分配
      2. 2.4.2 在 CLB FIFO 和 MCU RAM 之间交换数据
      3. 2.4.3 CLB 逻辑状态和触发标志
         1. 2.4.3.1 状态/标志位
         2. 2.4.3.2 触发位
   5. 2.5 步骤 5 ：仿真逻辑设计
   6. 2.6 步骤 6 ：测试 CLB 逻辑
5. 3示例 A：在音频应用中使用 CLB 输入和输出 TDM 流
   1. 3.1 示例概述
   2. 3.2 步骤 1：了解设计要求
   3. 3.3 步骤 2：识别至 CLB 逻辑块的所需输入
   4. 3.4 步骤 3：识别来自 CLB 逻辑的所需输出
   5. 3.5 步骤 4：设计 CLB 逻辑
      1. 3.5.1 资源分配
      2. 3.5.2 TDM 字计数器
      3. 3.5.3 FSYNC 和 DATA1 输出同步
   6. 3.6 步骤 5 ：仿真逻辑设计
   7. 3.7 步骤 6 ：测试 CLB 逻辑
      1. 3.7.1 硬件设置和连接
      2. 3.7.2 软件设置
      3. 3.7.3 测试输出建立时间和保持时间
      4. 3.7.4 测试数据完整性
6. 4示例 B：在照明应用中使用 CLB 为 LED 驱动器实施定制通信总线
   1. 4.1 示例概述
   2. 4.2 步骤 1：了解设计要求
   3. 4.3 步骤 2：识别至 CLB 逻辑块的所需输入
   4. 4.4 步骤 3：识别来自 CLB 逻辑的所需输出
   5. 4.5 步骤 4：设计 CLB 逻辑
      1. 4.5.1 TX 逻辑块逻辑
      2. 4.5.2 RX 逻辑块逻辑
      3. 4.5.3 数据时钟
   6. 4.6 步骤 5 ：仿真逻辑设计
   7. 4.7 步骤 6 ：测试 CLB 逻辑
      1. 4.7.1 硬件设置和连接
      2. 4.7.2 软件设置
      3. 4.7.3 测试输出建立时间和保持时间
7. 5参考文献

重要声明和免责声明

TI 均以“原样”提供技术性及可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证其中不含任何瑕疵，且不做任何明示或暗示的担保，包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。

所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任：(1) 针对您的应用选择合适的TI 产品；(2) 设计、验证并测试您的应用；(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更，恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源，也不提供其它TI或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，TI对此概不负责，并且您须赔偿由此对TI 及其代表造成的损害。

TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122

Copyright © 2023 德州仪器半导体技术（上海）有限公司