ZHCAC41 February   2023 TMS320F280025C

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2串行端口设计方法
    1. 2.1 步骤 1：了解设计要求
    2. 2.2 步骤 2：识别至 CLB 逻辑块的所需输入
      1. 2.2.1 GPIO 输入限定
      2. 2.2.2 CLB 输入设置
    3. 2.3 步骤 3：识别来自 CLB 逻辑的所需输出
      1. 2.3.1 同步输出信号
      2. 2.3.2 输出信号调节
    4. 2.4 步骤 4：设计 CLB 逻辑
      1. 2.4.1 资源分配
      2. 2.4.2 在 CLB FIFO 和 MCU RAM 之间交换数据
      3. 2.4.3 CLB 逻辑状态和触发标志
        1. 2.4.3.1 状态/标志位
        2. 2.4.3.2 触发位
    5. 2.5 步骤 5 ：仿真逻辑设计
    6. 2.6 步骤 6 ：测试 CLB 逻辑
  5. 3示例 A：在音频应用中使用 CLB 输入和输出 TDM 流
    1. 3.1 示例概述
    2. 3.2 步骤 1：了解设计要求
    3. 3.3 步骤 2：识别至 CLB 逻辑块的所需输入
    4. 3.4 步骤 3：识别来自 CLB 逻辑的所需输出
    5. 3.5 步骤 4：设计 CLB 逻辑
      1. 3.5.1 资源分配
      2. 3.5.2 TDM 字计数器
      3. 3.5.3 FSYNC 和 DATA1 输出同步
    6. 3.6 步骤 5 ：仿真逻辑设计
    7. 3.7 步骤 6 ：测试 CLB 逻辑
      1. 3.7.1 硬件设置和连接
      2. 3.7.2 软件设置
      3. 3.7.3 测试输出建立时间和保持时间
      4. 3.7.4 测试数据完整性
  6. 4示例 B：在照明应用中使用 CLB 为 LED 驱动器实施定制通信总线
    1. 4.1 示例概述
    2. 4.2 步骤 1：了解设计要求
    3. 4.3 步骤 2：识别至 CLB 逻辑块的所需输入
    4. 4.4 步骤 3：识别来自 CLB 逻辑的所需输出
    5. 4.5 步骤 4：设计 CLB 逻辑
      1. 4.5.1 TX 逻辑块逻辑
      2. 4.5.2 RX 逻辑块逻辑
      3. 4.5.3 数据时钟
    6. 4.6 步骤 5 ：仿真逻辑设计
    7. 4.7 步骤 6 ：测试 CLB 逻辑
      1. 4.7.1 硬件设置和连接
      2. 4.7.2 软件设置
      3. 4.7.3 测试输出建立时间和保持时间
  7. 5参考文献

2.4.2 在 CLB FIFO 和 MCU RAM 之间交换数据

基于 CLB 的串行接口设计要求在（1. CLB 串行器和 CLB FIFO）以及（2. CLB FIFO 和 MCU RAM）之间移动数据。CLB 逻辑块中的 HLC 可以在串行器和 FIFO 之间移动数据。但是，HLC 无法在 FIFO 和 MCU RAM 之间直接移动数据，因为它不是 MCU 架构中的主器件。截至编写本应用手册时，C28x CPU 和 CLA 是唯一能够将数据移入和移出 CLB FIFO 的主器件，因此 DMA 不能用于此数据移动。

图 2-4 数据移动流
注： HLC 无法将数据直接拉入 CLB 计数器。相反，它必须使用中间步骤将数据拉入其中一个 HLC 寄存器 (Rn)，然后将数据移动到计数器。

CPU 可以使用 CLB 本地写入接口总线直接加载计数器和 HLC 寄存器。这对于设置 CLB 逻辑块的初始状态很有用。例如，在GUID-06F5CC7A-786F-4C51-A4F0-1CE7ABF98DC3.html#GUID-06F5CC7A-786F-4C51-A4F0-1CE7ABF98DC3 中，使用 CLB 为照明应用中的 LED 驱动器实施定制通信总线，在启用 CLB TX 逻辑块进行发送之前，在计数器中加载发送字总数。以下代码显示了如何使用 C2000ware driverlib 函数执行此操作的示例。有关 CLB 本地写入接口总线的信息，请参阅器件特定的 TRM。

CLB_writeInterface(TX_TILE_BASE, CLB_ADDR_COUNTER_1_LOAD, 0xFFFFFFFF);
CLB_writeInterface(TX_TILE_BASE, CLB_ADDR_HLC_R2, 0x0);