ZHCAC41 February 2023 TMS320F280025C
任何成功的 CLB 逻辑设计的关键在于清楚了解设计要求。对于串行接口设计,在 CLB 逻辑设计阶段需要透彻了解总线协议。这包括基本信息(例如信号数量、输入和输出配置)以及帧编码要求(例如起始位、停止位、奇偶校验位和校验和位)。
其次,必须清楚地了解总线接口的时序要求,以确定使用 CLB 实施设计的可行性。应特别注意串行总线运行速度、信号极性以及所需的建立时间和保持时间。
最后,必须识别实施串行总线接口所需的任何支持信号。例如,这包括由片上 PWM 生成以便为移入和移出 CLB 逻辑块的数据计时的输入时钟信号,或者用于触发串行总线上的同步命令发送的周期性计时器中断。