ZHCAC41 February   2023 TMS320F280025C

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2串行端口设计方法
    1. 2.1 步骤 1：了解设计要求
    2. 2.2 步骤 2：识别至 CLB 逻辑块的所需输入
      1. 2.2.1 GPIO 输入限定
      2. 2.2.2 CLB 输入设置
    3. 2.3 步骤 3：识别来自 CLB 逻辑的所需输出
      1. 2.3.1 同步输出信号
      2. 2.3.2 输出信号调节
    4. 2.4 步骤 4：设计 CLB 逻辑
      1. 2.4.1 资源分配
      2. 2.4.2 在 CLB FIFO 和 MCU RAM 之间交换数据
      3. 2.4.3 CLB 逻辑状态和触发标志
        1. 2.4.3.1 状态/标志位
        2. 2.4.3.2 触发位
    5. 2.5 步骤 5 ：仿真逻辑设计
    6. 2.6 步骤 6 ：测试 CLB 逻辑
  5. 3示例 A：在音频应用中使用 CLB 输入和输出 TDM 流
    1. 3.1 示例概述
    2. 3.2 步骤 1：了解设计要求
    3. 3.3 步骤 2：识别至 CLB 逻辑块的所需输入
    4. 3.4 步骤 3：识别来自 CLB 逻辑的所需输出
    5. 3.5 步骤 4：设计 CLB 逻辑
      1. 3.5.1 资源分配
      2. 3.5.2 TDM 字计数器
      3. 3.5.3 FSYNC 和 DATA1 输出同步
    6. 3.6 步骤 5 ：仿真逻辑设计
    7. 3.7 步骤 6 ：测试 CLB 逻辑
      1. 3.7.1 硬件设置和连接
      2. 3.7.2 软件设置
      3. 3.7.3 测试输出建立时间和保持时间
      4. 3.7.4 测试数据完整性
  6. 4示例 B：在照明应用中使用 CLB 为 LED 驱动器实施定制通信总线
    1. 4.1 示例概述
    2. 4.2 步骤 1：了解设计要求
    3. 4.3 步骤 2：识别至 CLB 逻辑块的所需输入
    4. 4.4 步骤 3：识别来自 CLB 逻辑的所需输出
    5. 4.5 步骤 4：设计 CLB 逻辑
      1. 4.5.1 TX 逻辑块逻辑
      2. 4.5.2 RX 逻辑块逻辑
      3. 4.5.3 数据时钟
    6. 4.6 步骤 5 ：仿真逻辑设计
    7. 4.7 步骤 6 ：测试 CLB 逻辑
      1. 4.7.1 硬件设置和连接
      2. 4.7.2 软件设置
      3. 4.7.3 测试输出建立时间和保持时间
  7. 5参考文献

2.2.1 GPIO 输入限定

对外部串行总线信号进行采样时，一个重要的考虑因素是 GPIO 引脚的输入限定设置。#GUID-EEEBA6BF-88B0-4C91-B85E-4B55BACB79B4/GUID-061DE30A-BAF7-43E3-B97F-A2B95C58FF20 总结了可用的不同输入限定设置和潜在用途。

表 2-2 GPIO 输入限定使用
输入限定设置 说明 用途
异步输入（推荐设置） 输入信号不会同步到 SYSCLKOUT。
注意：可启用 CLB 输入级同步（请参阅GUID-4719995E-AF01-4ADE-85CA-B629B0A65BEC.html#GUID-4719995E-AF01-4ADE-85CA-B629B0A65BEC）。		 用于原封不动地向 CLB 逻辑块传递信号。
同步到 SYSCLKOUT（不推荐）

输入信号同步到 SYSCLKOUT。

 在信号到达 CLB 逻辑块边界之前，输入 XBAR 添加了一个小的模拟延迟，这基本上会使信号再次异步到 SYSCLKOUT。因此，在此级别同步只会增加不必要的延迟。建议改为启用 CLB 输入级同步（请参阅GUID-4719995E-AF01-4ADE-85CA-B629B0A65BEC.html#GUID-4719995E-AF01-4ADE-85CA-B629B0A65BEC）。
使用采样窗口进行限定（在某些情况下推荐使用） 输入信号同步到 SYSCLKOUT 并限定在指定数量的周期后才允许输入发生变化。 用于去除输入信号中的噪声。然而，在设计 CLB 逻辑时，需要考虑采样窗口引入的额外延迟。
还应启用 CLB 输入级同步，以将信号重新同步到 SYSCLKOUT，因为在信号到达 CLB 逻辑块边界之前，输入 XBAR 会添加一个小的模拟延迟。

要考虑的其他功能：

  • GPIO 内部上拉电阻器。如果电路板上没有外部上拉电阻器，则启用此功能以避免悬空 CLB 输入信号。
  • GPIO 输入信号反相：启用此功能可在传递到 CLB 之前使 GPIO 引脚上的信号反相。