ZHCAC41 February 2023 TMS320F280025C
最终的 CLB 逻辑块逻辑设计如#GUID-2167560E-7B3A-48E5-ABAF-3E67ACF28A6E 所示。
使用#GUID-E0ED7E73-8F71-4944-B54B-836F1B11A7AD 中所示的 TDM 时钟、帧同步和数据时序,以使 CLB 逻辑设计更简单。MCU GPIO 引脚的反相功能可用于支持相反的时钟和帧同步极性。