PGA309 前端 PGA 包含自动置零运算放大器，可实现精密低噪声测量，而不会产生常规低压 CMOS 运算放大器中通常出现的闪烁噪声或 1/f 噪声。

这种自动置零拓扑可以消除内部振荡器每个时钟周期内的放大器低频噪声和失调电压。因此，PGA309 的低频噪声电压频谱将变得平坦，仅在大约 7kHz 及其倍数频率下出现小的残留时钟馈通分量。图 2-27 详细说明了粗略失调电压调整为 0mV 时的 PGA309 电压噪声频谱。这种自动置零方法通过按比例对 PGA309 的输出进行滤波来实现更高精度的测量。使用均值计算方法的传统 CMOS 运算放大器不会改善 1/f 噪声区域中的信噪比。此外，自动置零技术使得 PGA309 输入失调电压能够实现非常好的温度和时间稳定性。

图 2-27 电压噪声功率频谱以输入为基准 (RTI)，粗略失调电压调整 = 0mV，增益 = 1152，CLK_CFG =“00”（默认值）

PGA309 低频电压噪声密度 (RTI) 约为 210nV/√ Hz。为了将此数值转换为示波器测量的峰峰值幅度，需使用以下公式：

V_NPP = (e_ND)(√ BW)(crest factor)

其中：

• V_NPP = 电压噪声峰峰值 (nV_PP)
• e_ND = 电压噪声密度 (nV/√ Hz)
• BW = 目标带宽 (Hz)
• 波峰因数 = 将 rms 噪声转换为峰峰值噪声的概率因数（波峰因数值为 6 时可将出现更大峰峰值幅度的概率降低至小于 0.3%）。

PGA309 峰峰值噪声，RTI，BW = 10Hz：

V_NPP = (210nV/√ Hz)(√10Hz)(6) = 3984nV_PP = 3.98μV_PP (RTI)

PGA309 总增益为 1152 时，这意味着 V_OUT 处的噪声将是 4.58mV_PP，如图 2-28 所示。

图 2-28 V_OUT 噪声，0.1Hz 至 10Hz 峰峰值噪声

为了补偿具有较大初始失调电压的桥式传感器，PGA309 前端 PGA 的输入级包含一个获得专利的电路，允许基于自动置零拓扑的粗略失调电压调整。在内部自动置零振荡器的每个时钟周期，都会从输入信号中减去输入放大器级的失调电压和噪声，得到的结果将与粗略失调电压调整 DAC 产生的小电压相加。这样得到的值将成为 PGA309 以输入为基准的失调电压。此值可以是正值或负值，如节 2.2“失调电压调节”所述。此运算不会增加 PGA309 的低频 1/f 噪声。但是，粗略失调电压 DAC 中内部元件的失配可能会产生与常规传统 CMOS 运算放大器相同数量级的温度误差和长期稳定性误差（即输入失调电压温漂高达 10μV/°C）。

为了产生随温度和时间变化保持稳定的值，粗略失调电压 DAC 电路包含一个可旋转内部元件的斩波电路，用于对粗略失调电压调整 DAC 输出端的失配误差进行均值计算。这样可以实现具有极高时间稳定性和温度稳定性的粗略失调电压调整。

粗略失调电压 DAC 斩波技术的设计缺点在于可能会在 PGA309 输出端 V_OUT 处出现时钟馈通干扰（由于旋转元件）。当粗略失调电压调整设置为 0mV 时，PGA309 的 V_OUT 信号上的时钟馈通分量实际上可以忽略不计，如图 2-29 所示。

图 2-29 未滤波的 V_OUT 时钟馈通，粗略失调电压调整 = 0mV，增益 = 1152，CLK_CFG =“00”（默认值）

由于粗略失调电压调整 DAC 值会增大时钟的幅度，因此馈通干扰也会增大。对于 V_REF = +5V 且满量程粗略失调电压 DAC 值为 −59mV 的情况，时钟馈通干扰如图 2-30 所示。这张示波器图是在 PGA309 设置为其最大内部增益 1152、粗略失调电压调整 DAC 设置为 −59mV 且 V_IN 设置为 +61mV 的条件下截取的。以输入为基准 (RTI)，此 V_OUT 干扰仅为 347μV_PP (0.4V_PP/1152)。此干扰出现在内部自动置零时钟的一半处（通常为 3.5kHz）。此干扰不会反射回低频范围，并可在目标信号为 1kHz 或以下时被滤除。图 2-31 是本例中 V_OUT 峰峰值噪声的示波器图。图 2-32 展示了粗略失调电压调整 DAC 设置为 −59mV 且 V_IN = +61mV 情况下的电压噪声频谱。在图 2-32 中，基带噪声与粗略失调电压调整设置为零时的噪声（如图 2-27 所示）大致相同，但存在大约 3.5kHz 的额外尖峰。

图 2-30 未滤波的 V_OUT 时钟馈通干扰，粗略失调电压调整 = −59mV，增益 = 1152，V_IN = +61mV，CLK_CFG =“00”（默认值）。V_OUT 干扰 (RTI) = 347µV_PP

图 2-31 经滤波的 0.1Hz 至 10Hz V_OUT 峰峰值噪声，粗略失调电压调整 = −59mV，增益 = 1152，V_IN = +61mV，CLK_CFG =“00”（默认值）

图 2-32 电压噪声频谱 (RTI)，粗略失调电压调整 = −59mV，增益 = 1152，V_IN = +61mV，CLK_CFG =“00”（默认值）

如果应用中的粗略失调电压调整 DAC 斩波电路的时钟馈通干扰会导致问题，可为前端 PGA 的粗略失调电压 DAC 时钟和自动置零时钟选择替代模式。寄存器 5 位 (13:12) 分别称为 CLK_CFG1 和 CLK_CFG0。表 2-23 列出了使用这些位时提供的时钟方案。到目前为止已经讨论了 CLK_CFG =“00”。

在 CLK_CFG =“01”模式下，粗略失调电压调整 DAC 斩波为关闭状态。时钟馈通干扰不再存在（图 2-33 展示了 0.1Hz 至 10Hz V_OUT 峰峰值噪声），且 V_OUT 噪声频谱很干净，如图 2-34 所示。但是，输入粗略失调电压调整 DAC 不再具有温度稳定性。典型的跨度漂移通常与温度呈线性关系，在 PGA309 位置靠近桥式传感器并且两者经过一起校准的应用中可能是可以接受的。粗略失调电压调整 DAC 的漂移直接与桥式传感器的温漂相加，这两者都会被校准掉。

图 2-33 0.1Hz 至 10Hz V_OUT 峰峰值噪声，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“01”，V_NPP (RTI) = 4.44V_PP

图 2-34 V_OUT 噪声频谱，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“01”

CLK_CFG =“10”模式和 CLK_CFG =“11”模式会为前端 PGA 自动置零和粗略失调电压 DAC 斩波启用不同的时钟随机化方案。尽管这不会降低时钟馈通干扰的幅度（请参阅图 2-30），但会在更宽的频率范围内传播干扰能量。这样可以消除输入自动置零时钟频率一半处的固定尖峰，但会提高较低频率范围内的本底噪声，从而使基带噪声增大。CLK_CFG =“11”模式通过调制自动置零和斩波时钟，直接将峰峰值噪声从 1Hz 区域白化到大约 7kHz 区域。在 CLK_CFG =“10”模式下，会对粗略失调电压 DAC 斩波时钟进行调制，但不对自动置零时钟进行调制。图 2-35、图 2-36、图 2-37 和图 2-38 的电压噪声频谱和峰峰值噪声图中展示了这两种模式的结果。

图 2-35 0.1Hz 至 10Hz V_OUT 峰峰值噪声，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“10”，V_NPP (RTI) = 18.4µV_PP

图 2-36 V_OUT 噪声频谱，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“10”

图 2-37 0.1Hz 至 10Hz V_OUT 峰峰值噪声，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“11”，V_NPP (RTI) = 42µV_PP

图 2-38 V_OUT 噪声频谱，粗略失调电压调整 = −56mV，增益 = 1152，V_IN = +57mV，CLK_CFG =“11”