ZHCADE7 November   2023 CDCE6214 , CDCE6214-Q1 , CDCE6214Q1TM , LMK00301 , LMK00304 , LMK00306 , LMK00308 , LMK00334 , LMK00334-Q1 , LMK00338 , LMK03318 , LMK03328 , LMK3H0102 , LMK6C , LMK6H , LMKDB1108 , LMKDB1120

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2PCIe 简介
    1. 2.1 PCIe 链路
  6. 3PCIe 时钟架构
    1. 3.1 通用时钟架构
    2. 3.2 独立参考架构
    3. 3.3 扩频时钟
    4. 3.4 PCIe REFCLK 拓扑
    5. 3.5 噪声折叠
  7. 4PCIe 时钟规格
    1. 4.1 REFCLK 输出格式
    2. 4.2 PCIe 抖动要求
    3. 4.3 PCIe 时域要求
  8. 5REFCLK 测量技术
    1. 5.1 时钟发生器测量结果
      1. 5.1.1 不带 SSC 的 PNA 测量结果
      2. 5.1.2 不带 SSC 的 PCIe 滤波的 PNA 结果
      3. 5.1.3 带 SSC 的 PNA 测量结果
      4. 5.1.4 带 SSC 的 PCIe 滤波的 PNA 结果
      5. 5.1.5 时域 PCIe 测量结果
    2. 5.2 时钟缓冲器测量结果
      1. 5.2.1 PNA 测量结果
      2. 5.2.2 PCIe 滤波的 PNA 结果
      3. 5.2.3 时域 PCIe 测量结果
  9. 6符合 PCIe 标准的德州仪器 (TI) 产品
  10. 7总结
  11. 8参考资料

3.2 独立参考架构

在独立参考架构中，发送器和接收器器件使用不同的时钟源。图 3-2 展示了此架构的方框图。使用 SRNS 或 SNIS 的系统必须考虑使用弹性缓冲器的 TX 和 RX 器件之间的时钟移位。允许最高 600ppm 的时钟差异，从而导致每 1666 个时钟发生一次时钟移位。在 SNIS 中，SSC 又增加了 5000ppm 的移位，从而导致每 178 个时钟发生一次时钟移位。由于数据有效负载大小会发生变化，支持 SRIS 架构的元件的弹性缓冲器可能比支持 SRNS 的元件的弹性缓冲器需要更多条目。

GUID-20231120-SS0I-MWRJ-1FZF-MCKDMNDJ2B0G-low.svg图 3-2 独立参考架构