ZHCADE7 November   2023 CDCE6214 , CDCE6214-Q1 , CDCE6214Q1TM , LMK00301 , LMK00304 , LMK00306 , LMK00308 , LMK00334 , LMK00334-Q1 , LMK00338 , LMK03318 , LMK03328 , LMK3H0102 , LMK6C , LMK6H , LMKDB1108 , LMKDB1120

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2PCIe 简介
    1. 2.1 PCIe 链路
  6. 3PCIe 时钟架构
    1. 3.1 通用时钟架构
    2. 3.2 独立参考架构
    3. 3.3 扩频时钟
    4. 3.4 PCIe REFCLK 拓扑
    5. 3.5 噪声折叠
  7. 4PCIe 时钟规格
    1. 4.1 REFCLK 输出格式
    2. 4.2 PCIe 抖动要求
    3. 4.3 PCIe 时域要求
  8. 5REFCLK 测量技术
    1. 5.1 时钟发生器测量结果
      1. 5.1.1 不带 SSC 的 PNA 测量结果
      2. 5.1.2 不带 SSC 的 PCIe 滤波的 PNA 结果
      3. 5.1.3 带 SSC 的 PNA 测量结果
      4. 5.1.4 带 SSC 的 PCIe 滤波的 PNA 结果
      5. 5.1.5 时域 PCIe 测量结果
    2. 5.2 时钟缓冲器测量结果
      1. 5.2.1 PNA 测量结果
      2. 5.2.2 PCIe 滤波的 PNA 结果
      3. 5.2.3 时域 PCIe 测量结果
  9. 6符合 PCIe 标准的德州仪器 (TI) 产品
  10. 7总结
  11. 8参考资料

4.2 PCIe 抖动要求

对于通用时钟架构，PCIe 标准设置了通过滤波器允许的 RMS 抖动的上限，方程式 5 对此滤波器进行了定义。此限制适用于给定版本中的每个滤波器组合。如果一组滤波器后的抖动超过限制，则 REFCLK 不满足该 PCIe 版本的要求。表 4-1 展示了应用滤波后通用时钟架构的抖动限制。请注意，这些限制适用于 CC 和 CCS。对于独立参考架构，PCIe 标准没有设置相位抖动限制；相反，这些限制由设计系统的工程师决定。

表 4-1 PCIe 各版本 REFCLK 相位抖动限制
PCIe 版本 REFCLK 相位抖动限制 (ps RMS)
PCIe 1.1 86
PCIe 2.1 3.1
PCIe 3.1 1.0
PCIe 4.0 0.5
PCIe 5.0 0.15
PCIe 6.0 0.1