ZHCADE7 November   2023 CDCE6214 , CDCE6214-Q1 , CDCE6214Q1TM , LMK00301 , LMK00304 , LMK00306 , LMK00308 , LMK00334 , LMK00334-Q1 , LMK00338 , LMK03318 , LMK03328 , LMK3H0102 , LMK6C , LMK6H , LMKDB1108 , LMKDB1120

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
  5. 2PCIe 简介
    1. 2.1 PCIe 链路
  6. 3PCIe 时钟架构
    1. 3.1 通用时钟架构
    2. 3.2 独立参考架构
    3. 3.3 扩频时钟
    4. 3.4 PCIe REFCLK 拓扑
    5. 3.5 噪声折叠
  7. 4PCIe 时钟规格
    1. 4.1 REFCLK 输出格式
    2. 4.2 PCIe 抖动要求
    3. 4.3 PCIe 时域要求
  8. 5REFCLK 测量技术
    1. 5.1 时钟发生器测量结果
      1. 5.1.1 不带 SSC 的 PNA 测量结果
      2. 5.1.2 不带 SSC 的 PCIe 滤波的 PNA 结果
      3. 5.1.3 带 SSC 的 PNA 测量结果
      4. 5.1.4 带 SSC 的 PCIe 滤波的 PNA 结果
      5. 5.1.5 时域 PCIe 测量结果
    2. 5.2 时钟缓冲器测量结果
      1. 5.2.1 PNA 测量结果
      2. 5.2.2 PCIe 滤波的 PNA 结果
      3. 5.2.3 时域 PCIe 测量结果
  9. 6符合 PCIe 标准的德州仪器 (TI) 产品
  10. 7总结
  11. 8参考资料

REFCLK 输出格式

在 PCIe 系统中,REFCLK 是一种差分高速电流转向逻辑 (HCSL) 时钟。HCSL 驱动器将电流拉入外部 50Ω 负载。低功耗 HCSL (LP-HCSL) 可降低驱动器的功耗,并将终端电阻集成到驱动器中,从而无需外部元件。与 HCSL 相比,LP-HCSL 驱动器更加能够驱动长布线,并且能够进行交流耦合,而无需改变端接或摆幅。图 4-1图 4-2 分别展示了 HCSL 和 LP-HCSL 的驱动程序。

GUID-20230717-SS0I-VNCK-CX9G-ZSZ8FNVB2DPT-low.svg图 4-1 HCSL 输出端接
GUID-20230724-SS0I-GWCG-CTPN-QQTFGGSDQKBV-low.svg图 4-2 LP-HCSL 输出端接