ZHCA964A September   2019  – July 2020 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384S , TMS320F28386D , TMS320F28386S , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DK-Q1

 

  1.   商标
  2. 1简介
  3. 2从硬件角度介绍 CLB
    1. 2.1 CLB 如何工作
    2. 2.2 CLB 的系统级视图
    3. 2.3 深入探讨 CLB 架构
      1. 2.3.1 输入多路复用器
      2. 2.3.2 （输出的）外设多路复用器
      3. 2.3.3 CLB 逻辑块
        1. 2.3.3.1 查找表 (LUT)
        2. 2.3.3.2 有限状态机 (FSM)
        3. 2.3.3.3 计数器
  4. 3CLB 用例概述
    1. 3.1 CLB 示例 16 – 将两个 EPWM 输出与来自 CPREG 寄存器的信号组合在一起
    2. 3.2 CLB 示例 17 – 使用 CPU 信号修改外设输入信号
    3. 3.3 CLB 示例 18 – 创建您自己的外设来替代 ECAP3
    4. 3.4 CLB 示例 19 – 仅使用外部信号来创建您自己的外设
  5. 4FPGA 至 CLB 逻辑转换示例 16
    1. 4.1 原始 FPGA 设计
      1. 4.1.1 FPGA 胶合逻辑的原理图
      2. 4.1.2 胶合逻辑的 VHDL 代码
      3. 4.1.3 测试输入的 VHDL 代码
      4. 4.1.4 FPGA 胶合逻辑仿真波形
    2. 4.2 FPGA 到 CLB 的转换过程
      1. 4.2.1 将 PWM 发生器映射到 EPWM 外设
      2. 4.2.2 将 VHDL 中的胶合逻辑映射到 CLB
        1. 4.2.2.1 输入
        2. 4.2.2.2 逻辑分配
        3. 4.2.2.3 输出
    3. 4.3 生成的 C2000 设计
      1. 4.3.1 信号连接
      2. 4.3.2 仿真波形
      3. 4.3.3 ControlCard、LaunchPad 波形
  6. 5参考文献
  7. 6修订历史记录

1 简介

就像 CPLD 或 FPGA 一样，CLB 由可以通过多种方法进行配置以实现自定义逻辑块的可编程逻辑基元组成。使用基于 GUI 的 SysConfig 工具和功能调用对 CLB 进行编程，而不是使用 VHDL 或 Verilog 来配置这些逻辑基元。由于配置方法不同，因此从技术上来说 CLB 不是 CPLD 或 FPGA，但可以用来实现相同的结果。

与外部 CPLD 和 FPGA 相比，CLB 具有一定的优势。CLB 位于 C2000 器件内部，因此它可以直接访问关键的 CPU 和外设信号，而不必考虑引脚延迟。此外，一个简单的内置 HLC 处理器可处理 CLB 与 C2000 存储器之间的数据传输，从而使 CLB 能够与 C2000 处理器上运行的软件配合工作。

借助 CLB，现在可以将外部自定义逻辑吸收到 C2000 器件中，在 C2000 内创建自定义外设，并在输入级、输出级或外设内许多预定义的位置修改现有的 C2000 控制外设。以下各节包含有关如何实现最常见用例的分步说明，以及 CLB 构建块的低级功能原理图，以帮助将 VHDL 或 Verilog 中的逻辑映射到 CLB。许多强大而灵活的 CLB 功能可提供很多好处，包括减少系统元件数量、增加区分产品的灵活性以及能够在器件出厂后通过软件在现场更新自定义逻辑。

本应用报告基于基本级别的 CLB 架构，该基本级别对于包括 F28004x、F2807x、F2837x 和 F2838x 系列在内的几种 C2000 器件是通用的。将来的版本将包括其他特性和扩展功能。