ZHCSEC3G October 2015 – June 2026 DP83867CS , DP83867E , DP83867IS
PRODUCTION DATA
DP83867 有多个内部时钟，包括本地基准时钟、以太网发送时钟和以太网接收时钟。外部晶体或振荡器为本地基准时钟提供激励。本地基准时钟用作器件内所有时钟的中央时钟源。
本地基准时钟嵌入到发送网络数据包流量中，并从接收器节点的网络数据包流量中恢复。接收时钟从接收到的以太网数据包数据流中恢复，并锁定到伙伴中的发送时钟。
如果使用 I/O 配置寄存器（地址 0x0170），将 DP83867 配置为通过 CLK_OUT 引脚输出这些内部时钟。默认情况下，输出时钟与 XI 振荡器/晶体输入同步。默认输出时钟非常适合用作另一个 DP83867 器件的参考时钟。通过寄存器，将输出时钟配置为与 125MHz 数据速率或 25MHz 5 分频速率下的接收数据同步。配置时钟以输出线路驱动器发送时钟。在 1000Base-T 模式下运行时，为四个发送或接收通道中的任何一个配置输出时钟。
使用 I/O 配置寄存器的 CLK_O_DISABLE 位来禁用输出时钟。