图 2-3 显示了 PMIC、分立式电源和处理器之间 PDN-3A 的数字控制信号映射。这些连接可实现功能齐全的系统，包括仅 MCU、DDR 和 GPIO 保持低功耗模式、符合 ASIL-D 标准的功能安全以及板载 USB2.0、UHS-I SD 卡和 HS SoC 电子保险丝编程。

在此 PDN 中，GPIO8 旨在提供运行时 PDN 配置，从而实现可适应各种电路板设计的灵活 PMIC。上电序列开始时的逻辑低电平输入命令 PMIC 支持隔离式 MCU 和主电源组，其中包括上电序列中的 BUCK5。逻辑高电平命令 PMIC 将 MCU 和主电源组分组，并将 BUCK5 从电源序列中排除。对于隔离式 PDN 方案（型号 A - F），GPIO8 引脚连接到 HCPS 降压使能输入，该输入具有连接到每个 BUCK 输入电压的上拉电阻。VDA_DLL_0V8 电源轨（来自 PMIC 的 LDO3）与 CPU 和 CORE 电源轨在相同的时间戳启用。因此，它可用于驱动低电压转换器的输入，该转换器具有一个连接到 HCP 使能网络 (MAIN_PWRGRP_IRQn) 的开漏输出。该降压引脚是双向引脚，可用作使能输入和状态输出。内部降压故障会导致该引脚将 MAIN_PWRGRP_IRQn 网络拉低。将 MAIN_PWRGRP_IRQn 网络拉低将禁用 BUCK，并通过 GPIO8 网络连接向 PMIC 发出中断。如果 GPIO8 变为低电平，PMIC 会像发生 SOC_PWR_ERROR 一样做出反应，导致 PDN 状态转换为仅 MCU 模式。

当 nRSTOUT PMIC 信号在图 5-11 所示 TO_ACTIVE 序列结束时变为高电平后，GPIO10 会被拉高，等待来自 SVS-B 电压监控器的低电平有效 MCU_PWRGRP_IRQn 中断信号。如果 GPIO10 变为低电平，PMIC 会像发生 MCU_PWR_ERROR 一样做出反应，并执行有序关断。如图 2-3 所示，用一个 3.3V 电平转换器将 GPIO8 和 GPIO10 分别从 VDA_DLL_0V8 (PMIC LDO3) 和电压监控器 SVS-A 和 SVS-B 的开漏中断输出连接起来。

从 PMIC 到处理器的其他数字连接提供错误监控、处理器复位、处理器唤醒和系统低功耗模式。已将特定的 GPIO 引脚分配给关键信号，以确保在低功耗模式下只有少数 GPIO 引脚保持工作时，器件能够正常工作。

图 2-3 PDN-3A 的 TPS6594133A 数字连接

1. PMIC IO 可以针对输入和输出功能使用不同的电源域。I2C1 和 I2C2 的 SDA 功能使用 VINT 电压域作为输入，并使用 VIO 电压域作为输出。有关完整说明，请参阅器件数据表。所示的 PMIC 电压域用于 TPS6594133A NVM 配置。
2. PMIC_Wake1 通常为 CAN PHY INH 输出。
3. LP_WKUP1 和 WKUP1 转换到运行状态。状态转换触发条件

请使用表 2-5 作为指南来了解每个 PDN 系统特性所需的 GPIO 分配。如果不需要所列出的特性，可以删除数字连接；但是，GPIO 引脚仍会按照显示的由 NVM 定义的默认功能进行配置。启动后，处理器可以重新配置未使用的 GPIO 以支持新功能。只要该功能仅在启动后才需要且默认功能不与正常操作产生任何冲突（例如，两个输出驱动同一网络），就可以进行重新配置。有关功能安全相关连接如何帮助实现功能安全系统级目标的详细信息，请参阅节 3。