ZHCUAU5 march   2023 AM68A , AM69 , AM69A , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VP-Q1 , TPS6594-Q1

 

  1.   PDN-3A、PDN-3B、PDN-3F 用户指南之使用 TPS6594133A-Q1 PMIC 为 Jacinto J784S4 或 J721S2 供电
  2.   商标
  3. 1简介
  4. 2处理器连接
    1. 2.1 电源映射
    2. 2.2 控制映射
  5. 3支持功能安全系统
    1. 3.1 达到 ASIL-B 系统要求
    2. 3.2 达到 ASIL-D 系统要求
  6. 4静态 NVM 设置
    1. 4.1  基于应用程序的配置设置
    2. 4.2  器件标识设置
    3. 4.3  BUCK 设置
    4. 4.4  LDO 设置
    5. 4.5  VCCA 设置
    6. 4.6  GPIO 设置
    7. 4.7  有限状态机 (FSM) 设置
    8. 4.8  中断设置
    9. 4.9  POWERGOOD 设置
    10. 4.10 其他设置
    11. 4.11 接口设置
    12. 4.12 多器件设置
    13. 4.13 看门狗设置
  7. 5可预配置的有限状态机 (PFSM) 设置
    1. 5.1 配置的状态
    2. 5.2 PFSM 触发条件
    3. 5.3 电源序列
      1. 5.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 5.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 5.3.3 ACTIVE_TO_WARM
      4. 5.3.4 ESM_SOC_ERROR
      5. 5.3.5 PWR_SOC_ERROR
      6. 5.3.6 MCU_TO_WARM
      7. 5.3.7 TO_MCU
      8. 5.3.8 TO_ACTIVE
      9. 5.3.9 TO_RETENTION
  8. 6应用示例
    1. 6.1 初始化
    2. 6.2 在不同状态之间切换：运行、仅 MCU 和保持
      1. 6.2.1 运行
      2. 6.2.2 仅 MCU
      3. 6.2.3 保持
    3. 6.3 进入和退出待机状态
    4. 6.4 进入和退出 LP_STANDBY 状态
  9. 7参考文献

5.3.9 TO_RETENTION

由 NSLEEPx 位或引脚定义的 C 和 D 触发条件会触发 TO_RETENTION 序列。此序列会禁用所有不向固定轨供电的电源轨和 GPIO，如图 2-1 所示。可以使用寄存器 FSM_I2C_TRIGGERS 中的 I2C_5 和 I2C_7 位来修改此序列。在触发保持状态之前，需通过 PMIC 中的 I2C 对这些位进行置位。如果 I2C_7 位设置为高电平，则 PMIC 进入 DDR 保持状态。如果 I2C_5 位设置为高电平，则 PMIC 进入 GPIO 保持状态。图 5-13 中显示了同时具有 GPIO 和 DDR 保持的 TO_RETENTION 序列。如果 I2C_5 和 I2C_7 设置为低电平，则与 DDR 和 GPIO 保持相关联的这些元件不会保持运行状态，如图 5-12 所示。

注： 在触发保持状态之前，需通过 PMIC 中的 I2C 对 I2C_5 和 I2C_7 位进行置位或清零。触发条件不能自行清除，必须在运行期间进行维护。

GUID-20230131-SS0I-P27V-HBN3-B4QXZP5SNVKM-low.svg图 5-12 TO_RETENTION（当 I2C_5 和 I2C_7 为低电平时）
GUID-20221012-SS0I-PNLV-MF0P-G2TB36CTT302-low.svg图 5-13 TO_RETENTION（当 I2C_5 和 I2C_7 为高电平时）

在序列结束时，PMIC 会设置 LPM_EN 并清除 AMUXOUT_EN。TPS6594133A 器件还会根据寄存器 PFSM_DELAY_REG_2 的内容执行额外的 16ms 延迟。