图 3-1 显示了双TPS6594-Q1 PMIC电源与支持独立 MCU 和主电源轨所需的处理器电压域之间的电源映射。在该配置中，两个 PMIC 均使用 3.3V 输入电压。对于功能安全应用，在VCCA 连接到主 PMIC 的 OVPGDRV 引脚之前有一个保护FET，以允许对 PMIC 的输入电源进行电压监控。

VCCA 电压必须是施加于 PMIC 器件的第一电压。不得在 VCCA 之前给 PMIC 的 VIO_IN 供电。在此 PDN 中，负载开关为 VIO_IN 供电。该负载开关还为处理器的 VDDSHVx_MCU 电压域供电。这允许引用 VIO_IN 的 PMIC GPIO 控制信号在仅 MCU 低功耗模式期间保持运行状态，并在 DDR 保留（也称为挂起至 RAM）期间被禁用，以降低 PMIC 功耗。

可以使用 TPS659411-Q1 器件的 LDO1运行SD 卡双电压 I/O （3.3V 和 1.8V）。具有逻辑高默认值的处理器 GPIO 控制信号用于将 SD VIO 初始设置为 3.3V。在处理器上电期间，引导加载程序软件可以将 GPIO 信号设置为低电平，从而根据 SD 规格选择高速卡运行所需的 1.8V 电平。这允许控制 LDO1 电压，而无需 MCU 处理器在 SD 卡启动运行期间与 PMIC 建立 I2C 通信。

此 PDN 使用四个分立式电源元件，其中三个是必需的，一个是可选的，具体取决于最终产品的特性。两个 TPS22965-Q1 负载开关连接 VCCA_3V3 电源轨，以便为处理器 I/O 域提供受 OV 保护的 3.3V 电源。为了实现 MCU 安全岛或仅 MCU 低功耗运行，需要两个负载开关来实现MCU与 主处理器子单元之间的隔离。TPS62813-Q1 降压转换器为 LPDDR4 SDRAM 元件提供所需的 1.1V 电源。未使用的主 PMIC FB 引脚 FB_B3 已根据 NVM 设置（表 5-3）进行配置，以便在最终产品 OV/UV 监控要求包含 VDD_DDR_1V1 电源轨时，为该电源提供电压监控。 TLV73318-Q1 LDO是一个可选的分立式电源元件，如果最终产品使用高安全处理器类型并希望能够在板上对 Efuse 值进行编程，则可以使用该元件。如果不需要此特性，则可以省略此 LDO，并按照数据手册建议处理处理器 VPP 引脚。

• * VDD_CPU_AVS，启动电压为 0.8V，然后软件设置器件专用 AVS；0.68V – 0.72V。
• ** VDD_SD_DV，3.3V，然后软件更改为每个 HS-SD 为 1.8V。

表 3-1 确定需要哪些电源来支持不同的系统特性。如果所列出的系统特性不是必需的，则可以断开电源器件连接，并且需要将处理器电压域分组到备用电源轨中。