ZHCU859B June   2021  – February 2022 DRA829V , TDA4VM , TDA4VM-Q1 , TPS6594-Q1

 

  1.   商标
  2. 1引言
  3. 2器件版本
  4. 3处理器连接
    1. 3.1 电源映射
    2. 3.2 控制映射
  5. 4支持功能安全系统
    1. 4.1 达到 ASIL-B 系统要求
    2. 4.2 达到 ASIL-D 系统要求
  6. 5静态 NVM 设置
    1. 5.1  基于应用程序的配置设置
    2. 5.2  器件标识设置
    3. 5.3  BUCK 设置
    4. 5.4  LDO 设置
    5. 5.5  VCCA 设置
    6. 5.6  GPIO 设置
    7. 5.7  有限状态机 (FSM) 设置
    8. 5.8  中断设置
    9. 5.9  POWERGOOD 设置
    10. 5.10 其他设置
    11. 5.11 接口设置
    12. 5.12 多器件设置
    13. 5.13 看门狗设置
  7. 6可预配置的有限状态机 (PFSM) 设置
    1. 6.1 配置的状态
    2. 6.2 PFSM 触发器
    3. 6.3 电源序列
      1. 6.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 6.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 6.3.3 ACTIVE_TO_WARM
      4. 6.3.4 ESM_SOC_ERROR
      5. 6.3.5 PWR_SOC_ERROR
      6. 6.3.6 MCU_TO_WARM
      7. 6.3.7 TO_MCU
      8. 6.3.8 TO_ACTIVE
      9. 6.3.9 挂起至 RAM (TO_S2R)
  8. 7NVM 更改的影响
  9. 8参考文献
  10. 9修订历史记录

2 器件版本

TPS6594-Q1 器件有不同的可订购零件型号 (PN)，具有独特的 NVM 设置，以支持不同的最终产品用例和处理器类型。每个 PMIC 器件的独特 NVM 设置根据 PDN 设计进行了优化，以支持不同的处理器、处理负载、SDRAM 类型、系统功能安全级别和最终产品特性（如低功耗模式、处理器电压和内存子系统）。NVM_ID 和 NVM_REV 这两个寄存器均可识别NVM设置。每个 PMIC 器件可通过表 2-1 中列出的零件型号、NVM_ID 和 NVM_REV 值来区分。

表 2-1 用于独立 MCU 和主 PDN 系统的双TPS6594-Q1 可订购零件型号
PDN 用例 PDN 可订购零型号 TI_NVM_ID (TI_NVM_REV) 可订购零型号 TI_NVM_ID (TI_NVM_REV) 错误信号监控
  • 在初级 PMIC 三相 CPU 电源轨上高达 9A(1)
  • 在次级 PMIC 四相内核电压轨上高达 12A1
  • 在 SDRAM 上高达 3.4A(1)，支持 LPDDR4
  • 支持处理器 2GHz 最大时钟以及高速 SERDES 运行
  • 支持 32Gb LPDDR4 SDRAM，数据速率为 4266MTs
  • 通过 MCU 安全岛支持高达 ASIL-D 级别的功能安全
  • 支持“仅 MCU”和“DDR_滞留”低功耗模式
  • 支持 3.3V 或 1.8V 的 I/O 电平
  • 支持可选的最终产品特性：
    • 符合标准的高速 SD 卡内存
    • 符合标准的 USB 2.0 接口
    • 高安全处理器的板载 Efuse 编程
 0B TPS65941212RWERQ1 0x12 (0x03) TPS65941111RWERQ1 0x11 (0x03) 将 MCU 和 SOC组合
0C TPS65941213RWERQ1 0x13 (0x04) TPS65941111RWERQ1 0x11 (0x03) 专用 MCU 和 SOC
(1) TI 建议在最大预期负载电流与每个 PMIC 输出电源轨允许的最大电流之间留出15% 的裕度。

注： 建议PDN-0C用于所有的新设计和需要在 PDN-0C 中通过 GPIO 优化提供的附加功能安全覆盖的设计。本文档描述了PDN-0B。