ZHCAES3B December   2024  – September 2025 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 用户指南使用指南
      1. 1.1.1 定制电路板原理图设计指南 - 用户指南中使用的参考文献
      2. 1.1.2 特定处理器系列用户指南
      3. 1.1.3 原理图设计指南
      4. 1.1.4 原理图审阅检查清单
        1. 1.1.4.1 与所有原理图设计指南和原理图审阅部分结合使用的通用检查清单
          1. 1.1.4.1.1 定制电路板原理图设计实现检查清单子部分说明
      5. 1.1.5 原理图自检期间有关用户指南使用的常见问题解答参考
    2. 1.2 AM62x 处理器系列的处理器列表
    3. 1.3 对原理图设计指南及原理图审查清单的更新
  5. 2 相关配套资料
    1. 2.1 定制电路板原理图设计期间的常用参考配套资料链接
    2. 2.2 定制电路板设计的硬件设计注意事项用户指南
  6. 3 特定于处理器的信息
    1. 3.1 选择处理器 OPN（可订购器件型号）
    2. 3.2 处理器特定数据表用例及用户指南编辑所引用的版本
    3. 3.3 外设实例命名约定 — 数据表及 TRM
    4. 3.4 不使用（未使用）时的处理器外设和 IO 连接
    5. 3.5 AM62x 处理器系列订购和质量信息
    6. 3.6 选择所需处理器 GPN（通用器件型号）和 OPN（订购器件型号）的清单
  7. 4 处理器电源架构
    1. 4.1 生成处理器特定和外设（所连器件）电源轨
      1. 4.1.1 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP 处理器系列电源架构
        1. 4.1.1.1 基于电源架构的电源管理 IC (PMIC)
          1. 4.1.1.1.1 TPS65219 基于 PMIC 的电源架构检查清单
          2. 4.1.1.1.2 其他参考内容
        2. 4.1.1.2 基于分立式电源器件（DC/DC、LDO）的电源架构
          1. 4.1.1.2.1 分立式直流/直流稳压器
          2. 4.1.1.2.2 分立式 LDO
          3. 4.1.1.2.3 基于分立式电源器件（直流/直流、LDO）的电源架构检查清单
    2. 4.2 处理器电源轨电源控制、时序控制及电源过载保护
      1. 4.2.1 负载开关（处理器电源轨电源开关）
        1. 4.2.1.1 负载开关（处理器电源轨电源开关）清单
      2. 4.2.2 电子保险丝 IC（电源开关和保护）
  8. 5 一般建议
    1. 5.1 处理器性能评估模块（SK - 入门套件）
      1. 5.1.1 评估模块（入门套件）检查清单
    2. 5.2 处理器特定 SK 与数据表
      1. 5.2.1 有关元件选择的注意事项
        1. 5.2.1.1 串联电阻
        2. 5.2.1.2 并联拉电阻
        3. 5.2.1.3 驱动强度配置
        4. 5.2.1.4 处理器特定数据表建议
        5. 5.2.1.5 处理器 IO 保护 - 提供外部 ESD 保护器件
        6. 5.2.1.6 外设时钟输出串联电阻器
        7. 5.2.1.7 外设时钟输出下拉电阻器
        8. 5.2.1.8 元件选型检查清单
      2. 5.2.2 有关 SK 设计（原理图、电路板）和重复使用的额外信息
        1. 5.2.2.1 更新了 SK 原理图（添加了设计、审核和 CAD 注解）
          1. 5.2.2.1.1 AM625、AM623 处理器系列
          2. 5.2.2.1.2 AM620-Q1、AM625-Q1 处理器系列
          3. 5.2.2.1.3 AM625SIP 处理器系列
        2. 5.2.2.2 SK 设计文件重复地用于定制电路板设计
          1. 5.2.2.2.1 SK 设计文件重复用于定制电路板设计 — 清单
      3. 5.2.3 SK 原理图页面时序控制（基于函数，重复使用）以及 SK 电路板布局布线
    3. 5.3 特定于处理器的 SDK
    4. 5.4 开始定制电路板设计之前的一般设计建议（须知）
      1. 5.4.1  处理器文档
      2. 5.4.2  处理器引脚属性（引脚排列）验证
      3. 5.4.3  器件比较、IOSET 和电压冲突
      4. 5.4.4  RSVD 预留引脚（信号）
      5. 5.4.5  PADCONFIG 寄存器注意事项
      6. 5.4.6  针对失效防护操作的处理器 IO（信号）隔离
      7. 5.4.7  引脚连接要求和特定于处理器 SK 的参考
      8. 5.4.8  定制电路板高速接口设计指南
      9. 5.4.9  针对 LVCMOS (GPIO) 输出拉电流或者灌电流的建议
      10. 5.4.10 将慢速斜坡信号（输入）或电容器负载（输出）连接至处理器 IO
      11. 5.4.11 定制电路板设计期间与处理器和处理器外设设计相关的疑问
      12. 5.4.12 开始定制电路板设计之前的一般设计建议（须知）清单
      13. 5.4.13 连接的器件建议
  9. 6 针对电源、时钟、复位、引导和调试的特定于处理器建议
    1. 6.1 通用（处理器启动）连接
      1. 6.1.1 电源
        1. 6.1.1.1 内核及外设电源
          1. 6.1.1.1.1 电源斜升（压摆率）要求和动态电压调节
          2. 6.1.1.1.2 其他信息
          3. 6.1.1.1.3 处理器内核和外设内核电源检查清单
          4. 6.1.1.1.4 外设模拟电源检查清单
        2. 6.1.1.2 IO 组的 IO 电源
          1. 6.1.1.2.1 其他信息
          2. 6.1.1.2.2 IO 组的 IO 电源检查清单
        3. 6.1.1.3 VPP 电源（电子保险丝 ROM 编程）
          1. 6.1.1.3.1 VPP 检查清单电源
        4. 6.1.1.4 部分 IO（低功耗）模式配置的电源连接
          1. 6.1.1.4.1 部分 IO 模式功能
          2. 6.1.1.4.2 使用时的部分 IO 低功耗模式
          3. 6.1.1.4.3 不使用时的部分 IO 低功耗模式
          4. 6.1.1.4.4 电源序列的处理器特定数据表参考
          5. 6.1.1.4.5 部分 IO（低功耗）模式检查清单
        5. 6.1.1.5 其他信息
      2. 6.1.2 电源轨的电容器
        1. 6.1.2.1 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP 处理器系列
        2. 6.1.2.2 其他信息
        3. 6.1.2.3 电源轨电容器检查清单
      3. 6.1.3 处理器时钟（输入/输出）
        1. 6.1.3.1 时钟输入
          1. 6.1.3.1.1 MCU_OSC0（高频）时钟（内部振荡器）或者 LVCMOS 数字时钟（外部振荡器）
          2. 6.1.3.1.2 WKUP_LFOSC0（低频）时钟（内部振荡器）或者 LVCMOS 数字时钟（外部振荡器）
          3. 6.1.3.1.3 EXT_REFCLK1（主域的外部时钟输入）
          4. 6.1.3.1.4 时钟输入检查清单 - MCU_OSC0
          5. 6.1.3.1.5 时钟输入检查清单 - WKUP_LFOSC0
        2. 6.1.3.2 时钟输出
          1. 6.1.3.2.1 时钟输出检查清单
      4. 6.1.4 处理器复位
        1. 6.1.4.1 外部复位输入
        2. 6.1.4.2 复位状态输出
        3. 6.1.4.3 其他信息
        4. 6.1.4.4 处理器复位输入检查清单
        5. 6.1.4.5 处理器复位状态输出检查清单
      5. 6.1.5 引导模式的配置（针对处理器）
        1. 6.1.5.1 处理器引导模式输入隔离缓冲器用例和优化
        2. 6.1.5.2 启动模式配置
          1. 6.1.5.2.1 USB 引导模式注意事项
        3. 6.1.5.3 引导模式实现方法
        4. 6.1.5.4 其他信息
        5. 6.1.5.5 引导模式的配置（针对处理器）检查清单
    2. 6.2 使用 JTAG 和 EMU 的自定义电路板调试
      1. 6.2.1 使用时的 JTAG 接口和 EMU 信号
      2. 6.2.2 不使用时的 JTAG 接口和 EMU 信号
      3. 6.2.3 其他信息
      4. 6.2.4 使用 JTAG 和 EMU 检查清单进行定制电路板调试
  10. 7 处理器外设电源、接口和连接
    1. 7.1 支持的处理器内核和 MCU 内核
    2. 7.2 IO 组的 IO 电源的电源连接
      1. 7.2.1 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP IO 电源
      2. 7.2.2 IO 组的 IO 电源的电源连接检查清单
    3. 7.3 存储器接口（DDRSS (DDR4/LPDDR4)、MMCSD（eMMC/SD 卡/SDIO）、OSPI/QSPI 和 GPMC）
      1. 7.3.1 DDR 子系统 (DDRSS)
        1. 7.3.1.1 DDR4 SDRAM（双倍数据速率 4 同步动态随机存取存储器）
          1. 7.3.1.1.1 AM625、AM623、AM620-Q1、AM625-Q1 处理器系列
            1. 7.3.1.1.1.1 存储器接口配置
            2. 7.3.1.1.1.2 布线拓扑及存储器终端连接
            3. 7.3.1.1.1.3 用于 DDRSS 控制和校准的电阻
            4. 7.3.1.1.1.4 电源轨的电容器
            5. 7.3.1.1.1.5 数据位或字节交换
            6. 7.3.1.1.1.6 DDR4 实现检查清单
            7. 7.3.1.1.1.7 DDR4 VTT 端接实现原理图参考
          2. 7.3.1.1.2 AM625SIP 处理器系列
        2. 7.3.1.2 LPDDR4 SDRAM（低功耗双倍数据速率 4 同步动态随机存取存储器）
          1. 7.3.1.2.1 AM625、AM623、AM620-Q1、AM625-Q1 处理器系列
            1. 7.3.1.2.1.1 存储器接口配置
            2. 7.3.1.2.1.2 布线拓扑及存储器终端连接
            3. 7.3.1.2.1.3 用于 DDRSS 控制和校准的电阻
            4. 7.3.1.2.1.4 电源轨的电容器
            5. 7.3.1.2.1.5 数据位或字节交换
            6. 7.3.1.2.1.6 DDRSS 信号引脚（封装）延迟信息
            7. 7.3.1.2.1.7 LPDDR4 实现检查清单
          2. 7.3.1.2.2 AM625SIP 处理器系列
            1. 7.3.1.2.2.1 AM625SIP LPDDR4 连接检查清单
      2. 7.3.2 多媒体卡/安全数字 (MMCSD)
        1. 7.3.2.1 MMC0 - eMMC（嵌入式多媒体卡）接口
          1. 7.3.2.1.1 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP 处理器系列
            1. 7.3.2.1.1.1 IO 电源
            2. 7.3.2.1.1.2 eMMC 接口信号连接
            3. 7.3.2.1.1.3 eMMC（连接器件）复位
            4. 7.3.2.1.1.4 电源轨的电容器
            5. 7.3.2.1.1.5 MMC0 (eMMC) 检查清单
          2. 7.3.2.1.2 有关 eMMC PHY 的额外信息
          3. 7.3.2.1.3 MMC0 – SD（安全数字）卡接口
        2. 7.3.2.2 MMC1/MMC2 – SD（安全数字）卡接口
          1. 7.3.2.2.1 IO 电源
          2. 7.3.2.2.2 信号连接
            1. 7.3.2.2.2.1 SD 卡接口的 MMC1 信号（推荐）
            2. 7.3.2.2.2.2 SD 卡接口的 MMC2 信号
            3. 7.3.2.2.2.3 其他信息
          3. 7.3.2.2.3 SD 卡电源开关 EN 复位逻辑
          4. 7.3.2.2.4 SD 卡接口信号的外部 ESD 保护
          5. 7.3.2.2.5 IO 组电源轨的 IO 电源的电容器
          6. 7.3.2.2.6 SD 卡接口 (MMC1) 检查清单
        3. 7.3.2.3 MMC1/MMC2 SDIO（嵌入式）接口
          1. 7.3.2.3.1 IO 电源
          2. 7.3.2.3.2 信号连接
          3. 7.3.2.3.3 SDIO（MMC2 建议，嵌入式）接口检查清单
        4. 7.3.2.4 其他信息
      3. 7.3.3 八路串行外设接口 (OSPI) 或四路串行外设接口 (QSPI)
        1. 7.3.3.1 IO 电源
        2. 7.3.3.2 信号连接
        3. 7.3.3.3 OSPI/QSPI 器件复位
        4. 7.3.3.4 环回时钟
        5. 7.3.3.5 连接多个（附接）器件
        6. 7.3.3.6 电源轨的电容器
        7. 7.3.3.7 OSPI0 或 QSPI0 外设接口实现检查清单
      4. 7.3.4 通用存储器控制器 (GPMC)
        1. 7.3.4.1 IO 电源
        2. 7.3.4.2 GPMC 接口
        3. 7.3.4.3 信号连接
          1. 7.3.4.3.1 GPMC NAND
        4. 7.3.4.4 存储器（连接的器件）复位
        5. 7.3.4.5 电源轨的电容器
        6. 7.3.4.6 GPMC 接口检查清单
    4. 7.4 外部通信接口（以太网 (CPSW3G0)、USB2.0、PRUSS、UART 和 MCAN）
      1. 7.4.1 以太网 (MAC) 接口
        1. 7.4.1.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
          1. 7.4.1.1.1  IO 电源
          2. 7.4.1.1.2  MAC（数据、控制和时钟）接口信号连接
          3. 7.4.1.1.3  EPHY 复位
          4. 7.4.1.1.4  以太网 PHY（和 MAC）运行和媒体独立接口 (MII) 时钟
            1. 7.4.1.1.4.1 晶体用作处理器及 EPHY 的时钟源
            2. 7.4.1.1.4.2 用做时钟源的外部振荡器
            3. 7.4.1.1.4.3 处理器时钟输出 (CLKOUT0)
          5. 7.4.1.1.5  以太网 PHY 引脚配置 (strap)
          6. 7.4.1.1.6  外部中断 (EXTINTn)
            1. 7.4.1.1.6.1 外部中断 (EXTINTn) 检查清单
          7. 7.4.1.1.7  MAC（介质访问控制器）到 MAC 接口
          8. 7.4.1.1.8  MDIO（管理数据输入/输出）接口
          9. 7.4.1.1.9  包括磁性元件在内的以太网 MDI（介质相关接口）
          10. 7.4.1.1.10 电源轨的电容器
          11. 7.4.1.1.11 以太网接口检查清单
      2. 7.4.2 通用串行总线 (USB2.0)
        1. 7.4.2.1 使用时的 USBn (n = 0-1) 接口
          1. 7.4.2.1.1 配置成主机的 USB 接口
          2. 7.4.2.1.2 USB 接口配置为器件
          3. 7.4.2.1.3 配置为双角色设备的 USB 接口
          4. 7.4.2.1.4 USB Type-C
        2. 7.4.2.2 不使用时的 USBn (n = 0-1)
        3. 7.4.2.3 其他信息
        4. 7.4.2.4 USB 接口检查清单
      3. 7.4.3 可编程实时单元子系统 (PRUSS)
        1. 7.4.3.1 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP 处理器系列
          1. 7.4.3.1.1 PRU 子系统
          2. 7.4.3.1.2 PRUSS 检查清单
      4. 7.4.4 通用异步收发器 (UART)
        1. 7.4.4.1 不使用时的 UART 接口
        2. 7.4.4.2 通用异步接收器/发送器 (UART) 检查清单
      5. 7.4.5 模块化控制器局域网 (MCAN)，具有完整 CAN-FD 支持
        1. 7.4.5.1 模块化控制器局域网检查清单
    5. 7.5 板载同步通信接口（MCSPI、MCASP 和 I2C）
      1. 7.5.1 多通道串行外设接口 (MCSPI) 和音频外设 - 多通道音频串行端口 (MCASP)
        1. 7.5.1.1 MCSPI 和 MCASP 接口信号的连接
        2. 7.5.1.2 MCSPI 接口检查清单
        3. 7.5.1.3 MCASP 接口检查清单
      2. 7.5.2 内部集成电路 (I2C)
        1. 7.5.2.1 I2C 接口信号连接
        2. 7.5.2.2 I2C（开漏输出类型 IO 缓冲器）接口检查清单
        3. 7.5.2.3 I2C（仿真开漏输出类型 IO）接口检查清单
    6. 7.6 用户接口（CSIRX0、DPI、OLDI0）、GPIO 和硬件诊断
      1. 7.6.1 摄像机串行接口（CSI-RX、CSI-2、CSIRX0）
        1. 7.6.1.1 使用时的 CSIRX0 外设
        2. 7.6.1.2 不使用时的 CSIRX0 外设
        3. 7.6.1.3 CSIRX0 外设检查清单
      2. 7.6.2 显示子系统 (DSS)
        1. 7.6.2.1 显示并行接口 (DPI)
          1. 7.6.2.1.1 AM625、AM623、AM625-Q1、AM625SIP 处理器系列
            1. 7.6.2.1.1.1 IO 电源
            2. 7.6.2.1.1.2 连接
            3. 7.6.2.1.1.3 DPI（连接器件）复位
            4. 7.6.2.1.1.4 DPI 信号连接
            5. 7.6.2.1.1.5 电源轨的电容器
            6. 7.6.2.1.1.6 DPI (VOUT0) 外设检查清单
          2. 7.6.2.1.2 AM620-Q1 处理器系列
        2. 7.6.2.2 开放式 LVDS 显示接口 (OLDI0)
          1. 7.6.2.2.1 AM625、AM623、AM625-Q1、AM625SIP 处理器系列
            1. 7.6.2.2.1.1 使用的 OLDI0 显示接口
              1. 7.6.2.2.1.1.1 OLDI0 接口兼容性
              2. 7.6.2.2.1.1.2 IO 电源
              3. 7.6.2.2.1.1.3 OLDI0（所连接器件）复位
              4. 7.6.2.2.1.1.4 电源轨的电容器
            2. 7.6.2.2.1.2 不使用 OLDI0 外设
            3. 7.6.2.2.1.3 其他信息
            4. 7.6.2.2.1.4 OLDI0 外设检查清单
          2. 7.6.2.2.2 AM620-Q1 处理器系列
      3. 7.6.3 通用输入/输出 (GPIO)
        1. 7.6.3.1 处理器 GPIO 上 CLKOUT 的可用性
        2. 7.6.3.2 GPIO 连接和外部缓冲器的添加
        3. 7.6.3.3 其他信息
        4. 7.6.3.4 GPIO 检查清单
      4. 7.6.4 板载硬件诊断
        1. 7.6.4.1 使用处理器电压监测器来监测板载电源电压
          1. 7.6.4.1.1 使用时的电压监控输入连接
            1. 7.6.4.1.1.1 电压监视器检查清单
          2. 7.6.4.1.2 不使用时的电压监控输入连接
        2. 7.6.4.2 内部温度监测
          1. 7.6.4.2.1 内部温度监测检查清单
        3. 7.6.4.3 错误信号输出 (MCU_ERRORn) 的连接
        4. 7.6.4.4 高频振荡器 (MCU_OSC0) 时钟丢失检测
          1. 7.6.4.4.1 晶体或外部振荡器故障
    7. 7.7 SK 特定电路实现（重复使用）
    8. 7.8 在定制电路板启动期间执行电路板级测试
      1. 7.8.1 使用 PinMux 工具的处理器引脚配置
      2. 7.8.2 原理图配置
      3. 7.8.3 供电轨道与外部上拉电阻的连接
      4. 7.8.4 外设（子系统）时钟输出
      5. 7.8.5 通用板启动和调试
        1. 7.8.5.1 电路板启动、测试或调试的时钟输出
        2. 7.8.5.2 其他信息
        3. 7.8.5.3 通用板启动和调试检查清单
  11. 8 定制电路板原理图设计的自我审查
  12. 9 定制电路板布局注释（在原理图部分附近添加）及通用指南
    1. 9.1 布局布线注意事项
  13. 10定制电路板设计仿真
    1. 10.1 DDR-MARGIN-FW
  14. 11其他参考内容
    1. 11.1 关于 AM64x、AM243x、AM62x、AM62Ax、AM62D-Q1、AM62Px、AM62Lx 处理器系列的常见问题解答
    2. 11.2 常见问题解答 - 处理器产品系列和 Sitara 处理器系列
    3. 11.3 原理图审阅（自检）和原理图审阅申请（供应商）
    4. 11.4 处理器连接器件检查清单
  15. 12用户指南内容及使用情况摘要
  16. 13参考资料
    1. 13.1  AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP
    2. 13.2  AM62L
    3. 13.3  AM62P、AM62P-Q1
    4. 13.4  AM62A7、AM62A3、AM62A7-Q1、AM62A3-Q1、AM62A1-Q1
    5. 13.5  AM62D-Q1
    6. 13.6  所有处理器系列通用
    7. 13.7  可用常见问题解答主列表 - 按处理器系列
    8. 13.8  可用常见问题解答主列表 - Sitara 处理器系列
    9. 13.9  常见问题解答，包括相关软件
    10. 13.10 有关连接器件的常见问题解答
  17. 14术语
  18. 15修订历史记录

7.4.2.4 USB 接口检查清单

通用

检查并验证定制原理图设计的以下内容：

  1. 已查看上述用户指南的“所有部分的通用检查清单”部分。
  2. 所需的 USB 接口配置（主机或器件）和建议的连接。
  3. 连接 USBn_VBUS。基于 USB 接口配置的 USB VBUS 设计指南。
  4. USB 电源的连接，包括滤波。
  5. 处理器和外部 USB 接口连接器之间 USB 接口信号的连接。
  6. 建议的 USBn 校准电阻器的连接。
  7. 当 USB 接口配置为主机时，实现 USB VBUS 电源控制电源开关。
  8. USBn_DRVVBUS 拉电阻的实现。
  9. USB 电源开关、EN（使用 USBn_DRVVBUS）和电源开关 OC 输出到处理器 IO 的连接。
  10. 在 USB 连接器附近的 USB VBUS 引脚上提供建议的电容器。
  11. 为 USB 接口提供外部 ESD 保护。
  12. 如果实现了 USB 引导，建议验证勘误表、支持的接口配置、USB 端口和连接。
  13. USBn_VBUS 及 USB 接口信号的失效防护运行。

原理图审阅

定制原理图设计请遵循以下列表：

  1. USB 接口可以配置为主机（请参阅相关的 SK 原理图）、器件或者 DRD。
  2. 将 USB 信号从处理器直接连接至 USB 连接器。USB 接口连接符合所需的 USB 接口配置（主机或器件）。将实现方案同 SK 原理图进行比较。
  3. 任何处理器 GPIO 均可以用于支持 DRD。
  4. 在 USB 主机配置下，USBn_VBUS 连接是可选的。
  5. 建议遵循处理器特定数据表中关于 VBUS 分压器值和容差 (±1%) 的建议。如果总电阻值、容差和分压器分压比在温度和电压范围内保持不变，则允许使用多个电阻器。VBUS 电源输入保护（齐纳二极管保护和值）和 VBUS 电容器值遵循 USB 标准（请参阅 SK）。
  6. USBn_DRVVBUS 在复位期间和复位之后启用内部下拉电阻。连接上拉电阻会将所连器件驱动为中点电压。
  7. 电源开关使能连接（如果使用处理器 USBn_DRVVBUS，则不建议也不允许使用上拉电阻，因为复位和复位之后 USBn_DRVVBUS 启用了内部下拉电阻）。
  8. 将电源开关 OC 输出连接到处理器 IO 和 IO 电平兼容性（上拉连接）。
  9. 电源（内核、外设和 IO）的连接。滤波电源（铁氧体和电容器）用于 VDDA_CORE_USB 和 VDDA_1P8_USB。VDDA_3P3_USB 可以连接到 3V3_SYS 电压。由于滤波器正在持续优化，因此请参阅具体和最新的 SK 来实现。
  10. 所连处理器 USB 外设电源轨遵循 ROC。
  11. 将 499Ω ±1% 电阻器连接到 USB0 和 USB1 RCALIB 引脚。
  12. 不建议也不允许将 5V 电源从 USB 连接器直接连接至 USBn_VBUS 引脚。不建议或不允许更改处理器特定数据表推荐的 VBUS 分频器和齐纳二极管值。仅当实现了处理器特定数据表中建议的分频器值时，VBUS 输入的失效防护功能支持才有效。
  13. 根据 USB 配置来连接建议的电容器。请参见 SK 原理图以了解实现方式。对于 USB 主机，建议将电容器（最小值 120μF）连接到靠近连接器的 VBUS 电源。对于 USB 器件，VBUS 电源由外部主机供电。USB 标准建议将 < 10μF 的电容器连接到靠近 USB B 型连接器的 VBUS。
  14. 当不使用 USB0 或 USB1 而不使用 USB0 和 USB1 时，建议遵循引脚连接要求来连接 USB 内核和外设。
  15. 当根据处理器特定数据表实现 VBUS 配置时，支持 USBn_VBUS 功能。
  16. USB 接口信号不具备失效防护。建议在电源斜升之前不要施加接口信号。

其他

  1. 如果利用 TI 器件实现 Type-C USB 接口，建议可与相关业务部门或产品线一起审查实施情况。
  2. 建议验证 USB 接口失效防护运行情况。在处理器电源斜升之前施加外部接口信号会导致馈电并影响定制电路板功能。
  3. 共模扼流圈 (CMC) 可用于 USB 接口信号进行 EMI 控制。CMC 会降低信号振幅并降低 USB 接口性能（速度、数据吞吐量、通信错误）。建议使用 0Ω 电阻器绕过 CMC。当在 USB 接口信号上使用 CMC 时，建议验证包括极性在内的连接。反转 CMC 连接极性会让 USB 接口数据信号短路。
  4. DNI 外部上拉和下拉电阻连接到 USBn_DRVVBUS 引脚，用于实现从深度睡眠功能唤醒。
  5. 建议考虑标记差分信号和差分阻抗值。
  6. 如果不使用 USB 接口，建议为初始板提供 USB0 DFU 引导接口配置。