ZHCAB92A October   2020  – July 2021 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6441 , AM6442

1.   商标
2. 1概述
   1. 1.1 支持的电路板设计
   2. 1.2 通用电路板布局指南
   3. 1.3 PCB 堆叠
   4. 1.4 旁路电容器
      1. 1.4.1 大容量旁路电容器
      2. 1.4.2 高速旁路电容器
      3. 1.4.3 返回电流旁路电容器
   5. 1.5 速度补偿
3. 2DDR4 电路板设计和布局指南
   1. 2.1  DDR4 简介
   2. 2.2  支持的 DDR4 器件实现
   3. 2.3  DDR4 接口原理图
      1. 2.3.1 采用 16 位 SDRAM 器件的 DDR4 实现
      2. 2.3.2 采用 8 位 SDRAM 器件的 DDR4 实现
   4. 2.4  兼容的 JEDEC DDR4 器件
   5. 2.5  放置
   6. 2.6  DDR4 禁止区域
   7. 2.7  VPP
   8. 2.8  网类别
   9. 2.9  DDR4 信号终端
   10. 2.10 VREF 布线
   11. 2.11 VTT
   12. 2.12 POD 互连
   13. 2.13 CK 和 ADDR_CTRL 拓扑与布线指南
   14. 2.14 数据组拓扑与布线指南
   15. 2.15 CK 和 ADDR_CTRL 布线规格
       1. 2.15.1 CACLM - 时钟地址控制最大曼哈顿距离
       2. 2.15.2 CK 和 ADDR_CTRL 布线限值
   16. 2.16 数据组布线规格
       1. 2.16.1 DQLM - DQ 最大曼哈顿距离
       2. 2.16.2 数据组布线限值
   17. 2.17 位交换
       1. 2.17.1 数据位交换
       2. 2.17.2 地址和控制位交换
4. 3LPDDR4 电路板设计和布局指南
   1. 3.1  LPDDR4 简介
   2. 3.2  支持的 LPDDR4 器件实现
   3. 3.3  LPDDR4 接口原理图
   4. 3.4  兼容的 JEDEC LPDDR4 器件
   5. 3.5  放置
   6. 3.6  LPDDR4 禁止区域
   7. 3.7  网类别
   8. 3.8  LPDDR4 信号终端
   9. 3.9  LPDDR4 VREF 布线
   10. 3.10 LPDDR4 VTT
   11. 3.11 CK 和 ADDR_CTRL 拓扑
   12. 3.12 数据组拓扑
   13. 3.13 CK 和 ADDR_CTRL 布线规格
   14. 3.14 数据组布线规格
   15. 3.15 通道、字节和位交换
5. 4修订历史记录

重要声明和免责声明

TI 均以“原样”提供技术性及可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证其中不含任何瑕疵，且不做任何明示或暗示的担保，包括但不限于对适销性、适合某特定用途或不侵犯任何第三方知识产权的暗示担保。

所述资源可供专业开发人员应用TI 产品进行设计使用。您将对以下行为独自承担全部责任：(1) 针对您的应用选择合适的TI 产品；(2) 设计、验证并测试您的应用；(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。所述资源如有变更，恕不另行通知。TI 对您使用所述资源的授权仅限于开发资源所涉及TI 产品的相关应用。除此之外不得复制或展示所述资源，也不提供其它TI或任何第三方的知识产权授权许可。如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，TI对此概不负责，并且您须赔偿由此对TI 及其代表造成的损害。

TI 所提供产品均受TI 的销售条款 (http://www.ti.com.cn/zh-cn/legal/termsofsale.html) 以及ti.com.cn上或随附TI产品提供的其他可适用条款的约束。TI提供所述资源并不扩展或以其他方式更改TI 针对TI 产品所发布的可适用的担保范围或担保免责声明。IMPORTANT NOTICE

邮寄地址：上海市浦东新区世纪大道 1568 号中建大厦 32 楼，邮政编码：200122

Copyright © 2022 德州仪器半导体技术（上海）有限公司