ZHCSIC5D June   2018  – March 2026 DLPC3479

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源电气特性
    6. 5.6  引脚电气特性
    7. 5.7  内部上拉和下拉电阻电气特性
    8. 5.8  DMD SubLVDS 接口电气特性
    9. 5.9  DMD 低速接口电气特性
    10. 5.10 系统振荡器时序要求
    11. 5.11 电源和复位时序要求
    12. 5.12 并行接口帧时序要求
    13. 5.13 并行接口一般时序要求
    14. 5.14 闪存接口时序要求
    15. 5.15 其他时序要求
    16. 5.16 DMD SubLVDS 接口开关特性
    17. 5.17 DMD 停止开关特性
    18. 5.18 芯片组元件使用规格
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  输入源要求
        1. 6.3.1.1 支持的分辨率和帧速率
        2. 6.3.1.2 3D 显示
        3. 6.3.1.3 并行接口
          1. 6.3.1.3.1 PDATA 总线 — 并行接口位映射模式
      2. 6.3.2  图形显示
        1. 6.3.2.1 外部图形模式
          1. 6.3.2.1.1 8 位单色图形
          2. 6.3.2.1.2 1 位单色图形
        2. 6.3.2.2 内部图形模式
          1. 6.3.2.2.1 自由运行模式
          2. 6.3.2.2.2 触发模式
      3. 6.3.3  器件启动
      4. 6.3.4  SPI 闪存
        1. 6.3.4.1 SPI 闪存接口
        2. 6.3.4.2 SPI 闪存编程
      5. 6.3.5  I2C 接口
      6. 6.3.6  内容自适应照明控制 (CAIC)
      7. 6.3.7  局部亮度增强 (LABB)
      8. 6.3.8  3D 眼镜操作
      9. 6.3.9  测试点支持
      10. 6.3.10 DMD 接口
        1. 6.3.10.1 SubLVDS (HS) 接口
    4. 6.4 器件功能模式
    5. 6.5 编程
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
    1. 8.1 PLL 设计注意事项
    2. 8.2 系统上电和断电序列
    3. 8.3 上电初始化序列
    4. 8.4 DMD 快速停止控制 (PARKZ)
    5. 8.5 热插拔 I/O 使用
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 PLL 电源布局
      2. 9.1.2 基准时钟布局
        1. 9.1.2.1 建议的晶体振荡器配置
      3. 9.1.3 未使用的引脚
      4. 9.1.4 DMD 控制和 SubLVDS 信号
      5. 9.1.5 布局变更
      6. 9.1.6 残桩
      7. 9.1.7 端接
      8. 9.1.8 布线过孔
      9. 9.1.9 散热注意事项
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 器件命名规则
        1. 10.1.2.1 器件标识
      3. 10.1.3 视频时序参数定义
    2. 10.2 文档支持
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

11 修订历史记录

Date Letter Revision History Changes Intro HTMLC (August 2021)to RevisionD (March 2026)

  • 添加了标记定义“B”和“C”Go

Date Letter Revision History Changes Intro HTMLB (May 2019)to RevisionC (August 2021)

  • 将像素时钟更改为 155MHzGo
  • 更新了整个文档中的表格、图和交叉参考的编号格式Go
  • 重新整理了引脚功能说明Go
  • 将 JTAG 引脚名称从“保留”更改为正确的名称Go
  • 删除了对可调节 DATAEN_CMD 极性的支持Go
  • 删除了对特定 3D 命令的提及Go
  • 删除了对软件中调整 PCLK 捕捉边沿的支持Go
  • 更改了有关如何使用 CMP_OUT 引脚的说明，并更正了比较器必须使用 GPIO_10 (RC_CHARGE) 而不是 CMP_PWM 的说明Go
  • 删除了对 CMP_PWM 的支持Go
  • 添加了目标器件位于 I2C 总线上时关于 VCC_INTF 上电建议的说明Go
  • 更新了绝对最大额定值Go
  • 更新了“建议运行条件”Go
  • 将节 5.5 中的 V(VCC18) 最大值从 18mA 更新为 62mAGo
  • 将节 5.5 中的 V(VCC18) + V(VCC_INTF) + V(VCC_FLSH) 最大值从 22.5mA 更新为 66.5mAGo
  • 更改了“电源电气特性”表，以反映更新后的功率测量值和技术Go
  • 删除了对不支持的 IDLE 模式的引用Go
  • 添加了有关功率值因所使用软件而不同的注释Go
  • 更改并修复了电流驱动强度不正确的测试条件Go
  • 删除了后续章节中引用的冗余 ǀVODǀ 规格Go
  • 添加了 I/O 类型 4 的 VOH 最小值和最大值Go
  • 添加了 I/O 类型 4 的 VOL 最小值和最大值Go
  • 删除了对 2.5V，24mA 驱动的错误引用Go
  • 更正了 I2C 缓冲器测试条件Go
  • 删除了不正确的稳态共模电压基准Go
  • 将高电压耐受 I/O 注释更改为仅指向 I2C 缓冲器并将 VCC 更改为 VCC_INTF。Go
  • 添加了 |VOD| 最小值和最大值，并更改了典型值。Go
  • 为 SubLVDS DMD 接口添加了高电平输出电压最小值和最大值，删除了冗余的规格提及，并更改了典型值。Go
  • 为 SubLVDS DMD 接口添加了低电平输出电压最小值和最大值，删除了冗余的规格提及，并更改了典型值。Go
  • 更正了从输入到输出的 DMD 低速信号的名称Go
  • 删除了 VOH(DC) 最大值和 VOL(DC) 最小值Go
  • 新增了有关使用适当的串联端接电阻器时要满足 DMD 输入规格的说明Go
  • 删除了选择不受支持的振荡器频率的引用Go
  • 更正了系统振荡器时钟周期以匹配时钟频率Go
  • 将脉冲持续时间百分比规格从最大值更改为最小值Go
  • 添加了 VDD 上升时间的条件Go
  • 删除了 tp_tvb 定义中不正确的部分Go
  • 删除了不需要的总水平消隐公式Go
  • 更改了最小总垂直消隐公式Go
  • 将 PCLK 的最大值从 150MHz 增加到 155MHzGo
  • 删除了对各种信号有效边沿可配置的引用Go
  • 更改了最小闪存 SPI_CLK 频率Go
  • 更正了闪存接口时钟周期以匹配时钟频率Go
  • 添加了节 5.15部分，以更清楚地列出信号转换时间要求Go
  • 将 DMD HS 时钟开关速率从最大值更改为标称值，并添加了配套的时钟规格Go
  • 添加了节 5.17 Go
  • 添加了节 5.18 以阐明芯片组支持要求Go
  • 添加了在自动初始化过程完成之前并行接口尚未准备好接受数据的信息Go
  • 更改了 500ms 启动时间的描述方式Go
  • 更改了 SPI 闪存关键时序参数访问频率最小值和最大值Go
  • 在表 6-7 中包含了其他与 DLPC3479 兼容的 SPI 闪存器件选项Go
  • 将支持的最大闪存大小从 16MB 更改为 128MBGo
  • 删除了 SPI 信号路由一节Go
  • 删除了对与 DLPC34xx 控制器集成的光传感器的支持Go
  • 已添加 节 6.3.8 Go
  • 添加了缺失的时序定义Go
  • 阐明了上述 SDR 时钟速度是典型值Go
  • 更改了在上电时将哪些信号列为三态，以及将哪些信号拉至低电平Go
  • 更改了 1oz 覆铜平面建议Go
  • 删除了对不支持的可变频率基准时钟选项的引用Go
  • 添加了其他 DMD 数据和 DMD 时钟信号匹配要求Go
  • 将最大不匹配从 ±0.1" 更改为 ±1.0"Go
  • 更改了不正确的信号匹配要求表注释Go
  • 更改了“差分信号层变更建议”Go
  • 更改了在某些 DMD 信号上需要不超过两个过孔的措辞Go