ZHCSIC5D June   2018  – March 2026 DLPC3479

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源电气特性
    6. 5.6  引脚电气特性
    7. 5.7  内部上拉和下拉电阻电气特性
    8. 5.8  DMD SubLVDS 接口电气特性
    9. 5.9  DMD 低速接口电气特性
    10. 5.10 系统振荡器时序要求
    11. 5.11 电源和复位时序要求
    12. 5.12 并行接口帧时序要求
    13. 5.13 并行接口一般时序要求
    14. 5.14 闪存接口时序要求
    15. 5.15 其他时序要求
    16. 5.16 DMD SubLVDS 接口开关特性
    17. 5.17 DMD 停止开关特性
    18. 5.18 芯片组元件使用规格
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  输入源要求
        1. 6.3.1.1 支持的分辨率和帧速率
        2. 6.3.1.2 3D 显示
        3. 6.3.1.3 并行接口
          1. 6.3.1.3.1 PDATA 总线 — 并行接口位映射模式
      2. 6.3.2  图形显示
        1. 6.3.2.1 外部图形模式
          1. 6.3.2.1.1 8 位单色图形
          2. 6.3.2.1.2 1 位单色图形
        2. 6.3.2.2 内部图形模式
          1. 6.3.2.2.1 自由运行模式
          2. 6.3.2.2.2 触发模式
      3. 6.3.3  器件启动
      4. 6.3.4  SPI 闪存
        1. 6.3.4.1 SPI 闪存接口
        2. 6.3.4.2 SPI 闪存编程
      5. 6.3.5  I2C 接口
      6. 6.3.6  内容自适应照明控制 (CAIC)
      7. 6.3.7  局部亮度增强 (LABB)
      8. 6.3.8  3D 眼镜操作
      9. 6.3.9  测试点支持
      10. 6.3.10 DMD 接口
        1. 6.3.10.1 SubLVDS (HS) 接口
    4. 6.4 器件功能模式
    5. 6.5 编程
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
    1. 8.1 PLL 设计注意事项
    2. 8.2 系统上电和断电序列
    3. 8.3 上电初始化序列
    4. 8.4 DMD 快速停止控制 (PARKZ)
    5. 8.5 热插拔 I/O 使用
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 PLL 电源布局
      2. 9.1.2 基准时钟布局
        1. 9.1.2.1 建议的晶体振荡器配置
      3. 9.1.3 未使用的引脚
      4. 9.1.4 DMD 控制和 SubLVDS 信号
      5. 9.1.5 布局变更
      6. 9.1.6 残桩
      7. 9.1.7 端接
      8. 9.1.8 布线过孔
      9. 9.1.9 散热注意事项
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 器件命名规则
        1. 10.1.2.1 器件标识
      3. 10.1.3 视频时序参数定义
    2. 10.2 文档支持
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.4.1 SPI 闪存接口

DLPC34xx 控制器需要外部 SPI 串行闪存器件来存储固件。除了闪存接口时序要求 部分中列出的要求外，还应遵循相关指南和要求。

控制器支持的最大闪存大小为 128MB (16MB)。请参阅 DLPC34xx 验证的 SPI 闪存器件选项表，了解兼容的闪存选项示例。所需的最小闪存大小取决于所使用固件的大小。固件大小取决于多种因素，包括序列数、查询表和启动图像。

DLPC34xx 控制器使用符合行业标准 SPI 闪存协议的单 SPI 接口。在该器件以标称 30MHz 速率运行前，将以标称 1.42MHz 的速率开始访问闪存。闪存器件必须支持这些速率。

控制器具有两条独立的 SPI 芯片选择 (CS) 控制线。确保闪存器件的芯片选择引脚连接到 SPI0_CSZ0，因为控制器的引导程序是从连接到芯片选择零的器件执行。引导程序将程序代码从闪存上传到程序存储器，然后将控制传输到程序存储器中的自动初始化程序。

DLPC34xx 旨在支持与表 6-4、表 6-5 和表 6-6 下其他 DLPC34xx SPI 闪存要求表中定义的操作模式、特性和性能兼容的任何闪存器件。

表 6-4 其他 DLPC34xx SPI 闪存要求
特性DLPC34xx 要求
SPI 接口宽度单通道
SPI 极性和相位设置SPI 模式 0
快速读取寻址自动递增
编程模式页面模式
页面大小256B
扇区大小4KB 扇区
块大小不限
块保护位0 = 已禁用
状态寄存器位 (0)正在进行写入 (WIP)，也称为闪存繁忙
状态寄存器位 (1)写入使能锁存 (WEN)
状态寄存器位 (6:2)值为 0 将禁用编程保护
状态寄存器位 (7)状态寄存器写保护 (SRWP)
状态寄存器位 (15:8)
（即扩展状态字节）		由于 DLPC34xx 控制器仅支持单字节状态寄存器 R/W 命令执行，因此它可能与包含扩展状态字节的闪存器件不兼容。但是，只要扩展状态字节在字节 3 位置被认为是可选的，并且该扩展状态字节中的任何写入保护控制默认为不受保护，则闪存器件可能与 DLPC34xx 兼容。

DLPC34xx 控制器旨在支持程序保护默认为启用或禁用的闪存器件。控制器假定默认启用，并在引导过程中继续禁用任何程序保护。

DLPC34xx 在引导过程中发出以下命令：

  • 用于请求写入启用的写入启用 (WREN) 指令，后跟
  • 读取状态寄存器 (RDSR) 指令（根据需要重复）来轮询写入启用锁存 (WEL) 位
  • 设置写入启用锁存 (WEL) 位后，一条写入状态寄存器 (WRSR) 指令将 0 写入全部 8 位（这将禁用所有编程保护）

在每条程序或擦除指令之前，DLPC34xx 控制器会发出类似的命令：

  • 用于请求写入启用的写入启用 (WREN) 指令，后跟
  • 读取状态寄存器 (RDSR) 指令（根据需要重复）来轮询写入启用锁存 (WEL) 位
  • 设置写入启用锁存 (WEL) 位后，将编程或擦除指令

请注意，在每次编程和擦除指令后，闪存器件都会自动清除写入启用状态。

下面的表 6-5 和表 6-6 列出了具体指令操作码和时序兼容性要求。DLPC34xx 控制器不会根据所连接的闪存类型调整协议或时钟速率。

表 6-5 SPI 闪存指令操作码和访问配置文件兼容性要求
SPI 闪存命令字节 1
（操作码）		BYTE 2BYTE 3BYTE 4BYTE 5BYTE 6
快速读取（1 输出）0x0B地址 (0)地址 (1)地址 (2)虚拟数据 (0)(1)
读取状态0x05不适用不适用状态 (0)
写入状态0x01状态 (0)请参阅(2)
写入启用0x06
页面程序0x02地址 (0)地址 (1)地址 (2)数据 (0)(1)
扇区擦除 (4KB)0x20地址 (0)地址 (1)地址 (2)
芯片擦除0xC7
(1) 仅显示第一个数据字节。数据继续。
(2) DLPC34xx 控制器不支持访问第二个（扩展）写入状态字节。

以下表 6-6 和闪存接口时序要求 部分列出了与 DLPC34xx 兼容的闪存器件的特定时序兼容性要求。

表 6-6 SPI 闪存关键时序参数兼容性要求
SPI 闪存时序参数(1)(2)符号替代符号最小值最大值单位
访问频率（所有命令）FRfC≤ 1.4≥ 30.1MHz
芯片选择高电平时间（也称为芯片选择取消选择时间）tSHSLtCSH≤ 200ns
输出保持时间tCLQXtHO≥ 0ns
时钟低电平到输出有效的时间tCLQVtV≤ 11ns
建立时间中的数据tDVCHtDSU≤ 5ns
数据输入保持时间tCHDXtDH≤ 5ns
(1) 时序值适用于外设闪存器件的规格，而不是 DLPC34xx 控制器的规格。例如，闪存器件最小访问频率 (FR) 必须为 1.4MHz 或更低，最大访问频率必须为 30.1MHz 或更高。
(2) DLPC34xx 不会驱动闪存器件上的 HOLD 或 WP（低电平有效写入保护）引脚，因此这些引脚必须通过外部上拉电阻连接到 PCB 上的逻辑高电平。

为了使 DLPC34xx 控制器支持 1.8V、2.5V 或 3.3V 串行闪存器件，必须为 VCC_FLSH 引脚提供相应的电压。DLPC34xx 验证的 SPI 闪存器件选项表包含 DLPC34xx 控制器支持的已验证的 1.8V、2.5V 或 3.3V 兼容 SPI 串行闪存器件列表。

表 6-7 DLPC34xx 验证的 SPI 闪存器件选项(1)(2)(3)
密度 (MB)供应商器件型号封装尺寸
1.8V 兼容器件
4MbWinbondW25Q40BWUXIG2mm × 3mm USON
4MbMacronixMX25U4033EBAI-12G1.43mm × 1.94mm WLCSP
8MbMacronixMX25U8033EBAI-12G1.68mm × 1.99mm WLCSP
2.5V 或 3.3V 兼容器件
16MbWinbondW25Q16CLZPIG5mm × 6mm WSON
(1) 闪存电源电压必须等于 DLPC34xx 控制器上的 VCC_FLSH 电源电压。确保订购支持正确电源电压的器件，因为通常提供多种电压选项。
(2) Numonyx (Micron) 串行闪存器件通常不支持 DLPC34xx 控制器的 4KB 扇区大小兼容性要求。
(3) 该表中的闪存器件已由 TI 正式验证。其他闪存选项可能与 DLPC34xx 控制器兼容，但它们尚未经过 TI 的正式验证。