ZHCSIC5D June   2018  – March 2026 DLPC3479

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电源电气特性
    6. 5.6  引脚电气特性
    7. 5.7  内部上拉和下拉电阻电气特性
    8. 5.8  DMD SubLVDS 接口电气特性
    9. 5.9  DMD 低速接口电气特性
    10. 5.10 系统振荡器时序要求
    11. 5.11 电源和复位时序要求
    12. 5.12 并行接口帧时序要求
    13. 5.13 并行接口一般时序要求
    14. 5.14 闪存接口时序要求
    15. 5.15 其他时序要求
    16. 5.16 DMD SubLVDS 接口开关特性
    17. 5.17 DMD 停止开关特性
    18. 5.18 芯片组元件使用规格
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  输入源要求
        1. 6.3.1.1 支持的分辨率和帧速率
        2. 6.3.1.2 3D 显示
        3. 6.3.1.3 并行接口
          1. 6.3.1.3.1 PDATA 总线 — 并行接口位映射模式
      2. 6.3.2  图形显示
        1. 6.3.2.1 外部图形模式
          1. 6.3.2.1.1 8 位单色图形
          2. 6.3.2.1.2 1 位单色图形
        2. 6.3.2.2 内部图形模式
          1. 6.3.2.2.1 自由运行模式
          2. 6.3.2.2.2 触发模式
      3. 6.3.3  器件启动
      4. 6.3.4  SPI 闪存
        1. 6.3.4.1 SPI 闪存接口
        2. 6.3.4.2 SPI 闪存编程
      5. 6.3.5  I2C 接口
      6. 6.3.6  内容自适应照明控制 (CAIC)
      7. 6.3.7  局部亮度增强 (LABB)
      8. 6.3.8  3D 眼镜操作
      9. 6.3.9  测试点支持
      10. 6.3.10 DMD 接口
        1. 6.3.10.1 SubLVDS (HS) 接口
    4. 6.4 器件功能模式
    5. 6.5 编程
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
  9. 8 电源相关建议
    1. 8.1 PLL 设计注意事项
    2. 8.2 系统上电和断电序列
    3. 8.3 上电初始化序列
    4. 8.4 DMD 快速停止控制 (PARKZ)
    5. 8.5 热插拔 I/O 使用
  10. 9 布局
    1. 9.1 布局指南
      1. 9.1.1 PLL 电源布局
      2. 9.1.2 基准时钟布局
        1. 9.1.2.1 建议的晶体振荡器配置
      3. 9.1.3 未使用的引脚
      4. 9.1.4 DMD 控制和 SubLVDS 信号
      5. 9.1.5 布局变更
      6. 9.1.6 残桩
      7. 9.1.7 端接
      8. 9.1.8 布线过孔
      9. 9.1.9 散热注意事项
    2. 9.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
      2. 10.1.2 器件命名规则
        1. 10.1.2.1 器件标识
      3. 10.1.3 视频时序参数定义
    2. 10.2 文档支持
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.14 闪存接口时序要求

DLPC34xx 闪存接口由 SPI 闪存串行接口组成。DLPC34xx 可支持 1MB 至 128MB 的闪存存储器。(2)(3)(4)
最小值最大值单位
fclockSPI_CLK 频率请参阅(1)1.436.0MHz
tp_clkperSPI_CLK 周期50% 基准点27.8704ns
tp_whSPI_CLK 高电平脉冲持续时间50% 基准点352ns
tp_wlSPI_CLK 低电平脉冲持续时间50% 基准点352ns
tt转换时间 – 所有信号20% 至 80% 基准点（上升信号）
80% 至 20% 基准点（下降信号）		0.23.0ns
tp_su建立时间 – SPI_DIN 在 SPI_CLK 下降沿之前有效50% 基准点10.0ns
tp_h保持时间 – SPI_DIN 在 SPI_CLK 下降沿之后有效50% 基准点0.0ns
tp_clqvSPI_CLK 时钟下降沿到输出有效时间 – SPI_DOUT 和 SPI_CSZ50% 基准点1.0ns
tp_clqxSPI_CLK 时钟下降沿输出保持时间 – SPI_DOUT 和 SPI_CSZ50% 基准点-3.03.0ns
(1) 该范围包括外部振荡器的 ±200ppm（但无抖动）。
(2) 标准 SPI 协议是在 SPI_CLK 的下降沿传输数据，在上升沿采集数据。DLPC34xx 确实会在下降沿传输数据，但它也会在下降沿而不是上升沿采集数据。此特性为具有长时钟到 Q 时序的 SPI 器件提供支持。DLPC34xx 保持捕获时序设置为促进标准外部 SPI 协议器件的可靠运行。
(3) 凭借上述输出时序，DLPC34xx 可提供相对于 SPI_CLK 上升沿的外部 SPI 器件 8.2ns 输入设置和 8.2ns 输入保持。
(4) 有关外部闪存器件的其他要求，请参阅节 6.3.4.1。
DLPC3479 闪存接口时序图 5-9 闪存接口时序