홈 클록 및 타이밍 클록 지터 클리너
홈
클록 및 타이밍
클록 지터 클리너

LMK04832

활성

이중 루프를 지원하는 초저잡음, 3.2GHz, 15출력, JESD204B 클록 지터 클리너

지금 주문하기
데이터 시트

LMK04832

활성
데이터 시트 지금 주문하기

제품 상세 정보

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.
filter 기타 클록 지터 클리너 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
LMK04821 활성 초저지터 신시사이저 및 지터 클리너(JESD204B 지원) Jitter synthesizer with lower VCO frequencies
LMK04826 활성 1840~1970MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너 Jitter cleaner with lower VCO frequencies
LMK04828 활성 2370~2630MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너 Jitter cleaner with lower VCO frequencies
비교 대상 장치와 유사한 기능
LMK04368-EP 활성 향상된 제품 초저잡음 3.2GHz JESD204C 지터 클리너 Extreme temperature option
LMK04832-SEP 활성 방사능 내성, 30krad, 초저 잡음, 3.2GHz 15 출력 JESD204C 클록 지터 클리너 3.2-GHz jitter cleaner with JESD204C support, 30-krad TID, and 43-MeV-cm2/mg for space missions
LMX1204 활성 JESD204B/C SYSREF 지원 및 페이즈 동기화를 지원하는 12.8GHz RF 버퍼, 멀티플라이어 및 디바이더 Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
11개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet LMK04832 Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. C) PDF | HTML 2018/05/25
Application note Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) PDF | HTML 2025/04/11
Application note Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 2024/09/03
Technical article Clock tree fundamentals: finding the right clocking devices for your design PDF | HTML 2021/03/24
Application note Clocking for Medical Ultrasound Systems (Rev. A) PDF | HTML 2020/09/30
Certificate LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 2020/05/29
Application note Multi-Clock Synchronization 2019/12/30
Technical article Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 2019/06/04
Analog Design Journal Analog Applications Journal 2Q 2015 2015/04/28
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 2015/04/28
Analog Design Journal When is the JESD204B interface the right choice? 2014/01/22

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 평가 모듈

ADC12DJ3200 EVM(평가 모듈)은 ADC12DJ3200QML-SP 고속 ADC(아날로그-디지털 컨버터)를 평가하도록 설계되었습니다. EVM에는 JESD204B 인터페이스를 지원하는 항공우주 등급 12비트, 듀얼 채널 4GSPS 또는 싱글 채널 8GSPS ADC인 ADC12DJ3200QML-SP가 장착되어 있습니다.
사용 설명서: PDF
TI.com에서 구매할 수 없음
평가 보드

LMK04832EVM — LMK04832 JESD204B 클록 지터 클리너/클록 생성기/분배 평가 모듈

LMK04832 평가 모듈(EVM)을 이용하면 테스트 장비 또는 기타 평가 보드를 사용해 LMK04832를 평가함으로써 구체적인 용도에 대한 블록 또는 시스템 요구 사항을 검증할 수 있습니다.

LMK04832EVM에는 이중 루프 작동을 위해 122.88MHz VCXO가 미리 채워져 있습니다. 성능 평가를 위해 다른 VCXO 주파수가 필요하거나 특정 VCXO가 필요한 경우 VCXO를 대체할 수 있습니다. 

단일 루프 작동 또는 클록 디바이더/지연/팬아웃 구성을 위해 EVM을 다시 구성할 수 있습니다. LMK04832는 다양한 기능을 (...)

사용 설명서: PDF
TI.com에서 구매할 수 없음
지원 소프트웨어

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
시뮬레이션 모델

LMK04832 IBIS Model

SNAM221.ZIP (192 KB) - IBIS Model
다운로드
CAD/CAE 기호

LMK04832EVM Altium Design Files

SNAR044.ZIP (3015 KB)
다운로드
설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
지금 설계하기
설계 툴

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
거버(Gerber) 파일

LMK04832EVM Gerber Files

SNAC092.ZIP (1288 KB)
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-01027 — 12.8GSPS 데이터 수집 시스템의 성능을 극대화하는 저잡음 전원 공급 장치 레퍼런스 설계

이 레퍼런스 설계는 12.8GSPS 이상을 지원하는 초고속 DAQ(데이터 수집) 시스템을 위한 효율적인 저잡음 5레일 전원 공급 장치 설계를 보여줍니다. 전원 공급 장치 DC/DC 컨버터는 입력 전류 리플과 제어 주파수 콘텐츠를 최소화하기 위해 주파수 동기화 및 위상 전환을 거쳤습니다. 고성능 HotRod™ 패키징 기술을 사용하여 모든 잠재적 방사 전자기 간섭(EMI)을 최소화합니다.
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010230 — 레이더 및 EW 애플리케이션을 위한 멀티 채널 RF 트랜시버, 저잡음 클로킹 레퍼런스 설계

최신 레이더 및 EW(전자전) 시스템에서는 능동 전자 스캔 어레이(AESA) 안테나 시스템이 고속 멀티 채널 RF 트랜시버와 함께 사용되는 경우가 많습니다. 이러한 시스템은 SNR(신호 대 잡음비), SFDR(Spurious-Free Dynamic Range), IMD3 및 ENOB(유효 비트 수)와 같은 최적의 시스템 성능을 달성하기 위해 정확한 채널 대 채널 스큐 조정이 가능한 초저잡음 클로킹이 필요합니다. 이 레퍼런스 설계는 LMX2820 및 LMK04832 기반 저잡음 JESD204B 호환 클록을 입증하며, 최대 X 대역 (...)
Design guide: PDF
레퍼런스 디자인

TIDA-010132 — 레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계

8채널 AFE(아날로그 프론트 엔드)인 이 레퍼런스 설계는 16채널 이상으로 확장할 수 있는 AFE7444 4채널 RF 트랜시버 2개와 LMK04828 - LMX2594 기반 클로킹 서브시스템을 사용합니다. 각 AFE 채널은 2.6GHz에서 75dB을 초과하는 동적 범위로 10ps 미만의 스큐로 동기화된 14비트 9GSPS DAC와 3GSPS ADC로 구성됩니다.
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
WQFN (NKD) 64 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상