평가 모듈(EVM)용 GUI
LMK6B-GUI — Prerelease GUI for LMK6B test chip
LMK6B test chip does not include e-fuse for frequency configuration. TICS Pro 2 profile for LMK6B test chip allows programming the test chip to arbitrary frequencies.
LMK6B
- Industry’s lowest jitter:
- 9.3fs typical differential RMS jitter at 625MHz HS-LVDS with 4MHz 1st order high-pass filter (12kHz to 20MHz)
- 19.7fs typical differential RMS jitter at 312.5MHz AC-LVPECL with 4MHz 1st order high-pass filter (12kHz to 20MHz)
- 16fs typical RMS jitter at 2500MHz AC-LVPECL output (12kHz to 20MHz)
- 18fs typical, 35fs max RMS jitter at 625MHz AC-LVPECL output (12kHz to 20MHz)
- 28fs typical RMS jitter at 312.5MHz AC-LVPECL output (12kHz to 20MHz)
- Exceptional PSRR performance (ripple frequencies > 10kHz, 50mV supply ripple, 0.1µF decoupling capacitor):
- < -95dBc spurs for 156.25MHz LP-HCSL
- < -80dBc spurs for 312.5MHz LVDS
- Output frequency:
- Initial frequency offerings: 100, 125, 156.25, 312.5, 625, 1250, 2500MHz, and others
- Preview, contact TI: 322.265625, 390.625, 425, 496, 603.2291, 804.305467, 2343.75, 2400, 2412.91636, 2457.6, 2480, 2550, 2578.125MHz
- Other fixed frequencies on request
- Supports PCIe Gen 1 to Gen 7
- Output formats:
- LVDS, HS-LVDS, AC-LVPECL, Custom Swing: 50MHz to 2500MHz
- LP-HCSL: 50MHz to 625MHz
- ±25ppm total frequency stability (inclusive of all factors with 10-year aging at 25°C board temperature)
- ±7ppm temperature variation (-40°C to 105°C)
- Preview, contact TI: ±20ppm total frequency stability (inclusive of all factors with 10-year aging at 85°C board temperature)
- 91mA maximum current consumption (AC-LVPECL, Custom Swing, LVDS, HS-LVDS)
- 85mA maximum current consumption (LP-HCSL)
- 2.5V / 3.3V power supply (2.375V through 3.465V)
- Industry standard 6-pin package:
- 2.0mm × 1.6mm (wettable flank)
- Preview, contact TI: 2.5mm × 2.0mm, 3.2mm × 2.5mm
- -40°C to 105°C PCB temperature
The LMK6Bx device is an ultra-low jitter, fixed frequency oscillator achieving 9.3fs at 625MHz. This device incorporates the BAW as the resonator source. The device is factory programmed per specific operation mode, including frequency, output type, function pin, and frequency stability.
The high-performance clocking, mechanical stability, flexibility, and small package options for this device are designed for reference and core clocks in high-speed SerDes used in telecommunications, data and enterprise network, and industrial applications.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
3개 모두 보기 | 상위 문서 | 유형 | 직함 | 형식 옵션 | 날짜 |
|---|---|---|---|---|
| Application note | Clocking LMK6Bx with TI Clock Buffers | PDF | HTML | 2026/03/11 | |
| Application note | The LMK6B: Revolutionizing Optical Module Performance with Industry-Leading Ultra-Low Jitter BAW Oscillators | PDF | HTML | 2026/03/11 | |
| EVM User's guide | LMK6B Evaluation Module | PDF | HTML | 2026/03/09 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
설계 툴
PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
지원되는 제품 및 하드웨어
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VSON (DLR) | 6 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치