CDCLVP1102

Name: CDCLVP1102
Brand: TI
SKU: CDCLVP1102
Price: 2.888 USD

활성

저지터 1:2 범용-To-LVPECL 버퍼

지금 주문하기

데이터 시트

document-pdfAcrobat CDCLVP1102 Two-LVPECL Output, High-Performance Clock Buffer datasheet (Rev. D) (영어) PDF | HTML

CDCLVP1102

활성

데이터 시트

지금 주문하기

제품 상세 정보

Number of outputs

2

Additive RMS jitter (typ) (fs)

90

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

10

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

Number of outputs

2

Additive RMS jitter (typ) (fs)

90

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

10

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

VQFN (RGT)

16

9 mm² 3 x 3

1:2 Differential Buffer
Single Clock Input
Universal Inputs Can Accept LVPECL, LVDS,
LVCMOS/LVTTL
Two LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 33 mA
Very Low Additive Jitter: <100 fs, RMS in 10-kHz
to 20-MHz Offset Range
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 450 ps
Maximum Output Skew: 10 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to 85°C
Supports 105°C PCB Temperature
(Measured at Thermal Pad)
Available in 3-mm × 3-mm QFN-16 (RGT) Package
ESD Protection Exceeds 2 kV (HBM)

1:2 Differential Buffer
Single Clock Input
Universal Inputs Can Accept LVPECL, LVDS,
LVCMOS/LVTTL
Two LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 33 mA
Very Low Additive Jitter: <100 fs, RMS in 10-kHz
to 20-MHz Offset Range
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 450 ps
Maximum Output Skew: 10 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to 85°C
Supports 105°C PCB Temperature
(Measured at Thermal Pad)
Available in 3-mm × 3-mm QFN-16 (RGT) Package
ESD Protection Exceeds 2 kV (HBM)

The CDCLVP1102 is a highly versatile, low additive jitter buffer that can generate two copies of LVPECL clock outputs from one LVPECL, LVDS, or LVCMOS input for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 10 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1102 clock buffer distributes a single clock input (IN) to two pairs of differential LVPECL clock outputs (OUT0, OUT1) with minimum skew for clock distribution. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1102 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1102 is characterized for operation from –40°C to 85°C and is available in a QFN-16, 3-mm × 3-mm package.

The CDCLVP1102 is a highly versatile, low additive jitter buffer that can generate two copies of LVPECL clock outputs from one LVPECL, LVDS, or LVCMOS input for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 10 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1102 clock buffer distributes a single clock input (IN) to two pairs of differential LVPECL clock outputs (OUT0, OUT1) with minimum skew for clock distribution. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1102 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1102 is characterized for operation from –40°C to 85°C and is available in a QFN-16, 3-mm × 3-mm package.

filter

기타 클록 버퍼 찾기

다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new

대안 비교

비교 대상 장치와 유사한 기능

LMK00304

활성

4개의 구성 가능한 출력을 지원하는 3.1GHz 차동 클록 버퍼/레벨 트랜스레이터 Ultra low additive jitter,1:4 Universal Differential Buffer that can support LVPECL

기술 자료

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.

1개 모두 보기

상위 문서	유형	직함	형식 옵션	날짜
*	Data sheet	CDCLVP1102 Two-LVPECL Output, High-Performance Clock Buffer datasheet (Rev. D)	PDF \| HTML	2015/12/11

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

CDCLVP1102EVM — CDCLVP1102 평가 모듈

The CDCLVP1102 is a high-performance, low additive phase noise clock buffer. It has a single universal input buffer that supports either single-ended or differential clock inputs, and feeds to two LVPECL outputs. The device also features on-chip bias generators that can provide the LVPECL (...)

사용 설명서: PDF

TI.com에서 구매할 수 없음

시뮬레이션 모델

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model

다운로드

설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.

지금 설계하기

설계 툴

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

지원되는 제품 및 하드웨어

다운로드 옵션

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)

요청

레퍼런스 디자인

TIDA-010132 — 레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계

8채널 AFE(아날로그 프론트 엔드)인 이 레퍼런스 설계는 16채널 이상으로 확장할 수 있는 AFE7444 4채널 RF 트랜시버 2개와 LMK04828 - LMX2594 기반 클로킹 서브시스템을 사용합니다. 각 AFE 채널은 2.6GHz에서 75dB을 초과하는 동적 범위로 10ps 미만의 스큐로 동기화된 14비트 9GSPS DAC와 3GSPS ADC로 구성됩니다.

Design guide: PDF

회로도: PDF

패키지	핀	CAD 기호, 풋프린트 및 3D 모델
VQFN (RGT)	16	Ultra Librarian

TI의 평가 항목에 대한 표준 약관이 적용됩니다.

CDCLVP1102

저지터 1:2 범용-To-LVPECL 버퍼

CDCLVP1102

제품 상세 정보

관심 가지실만한 유사 제품

비교 대상 장치와 유사한 기능

기술 자료

설계 및 개발

CDCLVP1102EVM — CDCLVP1102 평가 모듈

CDCLVPxxxx IBIS Model (Rev. B)

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

지원되는 제품 및 하드웨어

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TIDA-010132 — 레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계

주문 및 품질

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

비디오 시리즈

동영상

옵션 다운로드

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

클록 버퍼

클록 생성기

클록 지터 클리너

오실레이터

RF PLL 및 신시사이저

하드웨어 개발

문서

출시 정보

새 소식