LMK00304
- 3:1 Input
Multiplexer
- Two Universal Inputs Operate up to 3.1 GHz and Accept LVPECL, LVDS, CML, SSTL, HSTL, HCSL, or Single-Ended Clocks
- One Crystal Input Accepts a 10-MHz to 40-MHz Crystal or Single-Ended Clock
- Two
Banks With 2 Differential Outputs Each
- LVPECL, LVDS, HCSL, or Hi-Z (Selectable)
- LVPECL Additive Jitter with LMK03806 Clock Source at 156.25
MHz:
- 20 fs RMS (10 kHz to 1 MHz)
- 51 fs RMS (12 kHz to 20 MHz)
- High PSRR: –65 / –76 dBc (LVPECL/LVDS) at 156.25 MHz
- LVCMOS Output with Synchronous Enable Input
- Pin-Controlled Configuration
- VCC Core Supply: 3.3 V ± 5%
- 3 Independent VCCO Output Supplies: 3.3 V/2.5 V ± 5%
- Industrial Temperature Range: –40°C to +85°C
- 32-lead WQFN (5 mm × 5 mm)
The LMK00304 is a 3-GHz 4-output differential fanout buffer intended for high-frequency, low-jitter clock/data distribution and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of 2 differential outputs and one LVCMOS output. The differential output banks can be mutually configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00304 operates from a 3.3 V core supply and 3 independent 3.3 V/2.5 V output supplies.
The LMK00304 provides high performance, versatility, and power efficiency, making it ideal for replacing fixed-output buffer devices while increasing timing margin in the system.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK00304 3-GHz 4-Output Ultra-Low Additive Jitter Differential Clock Buffer/Level Translator datasheet (Rev. G) | PDF | HTML | 2018. 8. 13 | |
| 애플리케이션 노트 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024. 9. 3 | ||
| 애플리케이션 노트 | Clocking for PCIe Applications | PDF | HTML | 2023. 11. 28 | ||
| 애플리케이션 노트 | Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter | PDF | HTML | 2020. 9. 30 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK00304EVM — LMK00304 평가 보드
설명:
LMK00304 평가 보드를 사용하면 LMK00304 고성능 4출력 차동 클록 버퍼 장치의 기능 및 성능 검증이 가능합니다.
기능:
- 각각 차동 출력 2개와 LVCMOS 출력 1개인 뱅크 2개를 지원하는 저잡음 클록 팬 아웃
- 선택 가능한 차동 출력 유형(LVPECL, LVDS, HCSL 또는 Hi-Z), 제어 핀을 통해 선택 가능
- 2개의 범용 입력 버퍼 및 1개의 크리스탈 오실레이터 인터페이스를 지원하는 3:1 입력 멀티플렉서, 제어 핀을 통해 선택 가능
- 제어 핀을 구성하는 DIP 스위치 포함
- 온보드 레귤레이터 옵션 또는 직접 공급 (...)
CLOCKDESIGNTOOL — Clock Design Tool Software
클록 설계 툴 소프트웨어는 타이밍 디바이스 솔루션의 부품 선택, 루프 필터 설계 및 시뮬레이션에 도움이 됩니다. 원하는 출력 주파수와 레퍼런스 주파수(옵션)를 입력하면 도구는 지정된 요구 사항, 디바이더 값 및 지터를 최소화하기 위한 권장 루프 필터를 충족하는 TI 디바이스를 제공합니다.
CLOCKDESIGNTOOL 튜토리얼 비디오
어떤 소프트웨어를 사용하나요?
제품 | 루프 필터 및 장치 구성 + 시뮬레이션 | 시뮬레이션 툴 | 장치 등록 (...) |
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
많은 TI 레퍼런스 설계에는 LMK00304이(가) 포함됩니다.
레퍼런스 디자인 선택 툴을 사용하여 애플리케이션 및 매개 변수에 가장 적합한 설계를 검토하고 식별할 수 있습니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (RTV) | 32 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.