홈 클록 및 타이밍 클록 생성기
홈
클록 및 타이밍
클록 생성기

CDCE6214-Q1

활성

2개 입력, 4개 출력 및 내부 EEPROM이 있는 PCIe Gen 1-5를 지원하는 초저전력 클록 생성기

지금 주문하기
데이터 시트

CDCE6214-Q1

활성
데이터 시트 지금 주문하기

제품 상세 정보

Number of outputs 4 Output type HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type Differential, LVCMOS, XTAL Operating temperature range (°C) -40 to 105 TI functional safety category Functional Safety-Capable Features Integrated EEPROM, Pin programmable, Serial interface Rating Automotive
Number of outputs 4 Output type HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type Differential, LVCMOS, XTAL Operating temperature range (°C) -40 to 105 TI functional safety category Functional Safety-Capable Features Integrated EEPROM, Pin programmable, Serial interface Rating Automotive
VQFN (RGE) 24 16 mm² 4 x 4
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Functional Safety-Capable
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Functional Safety-Capable
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)

The CDCE6214-Q1 is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214-Q1 features a frac-N PLL to synthesize unrelated base frequency from any input frequency.

The CDCE6214-Q1 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214-Q1 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214-Q1 an easy-to-use, instant on clocking device with a low power consumption.

The CDCE6214-Q1 is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214-Q1 features a frac-N PLL to synthesize unrelated base frequency from any input frequency.

The CDCE6214-Q1 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214-Q1 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214-Q1 an easy-to-use, instant on clocking device with a low power consumption.
filter 기타 클록 생성기 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
8개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet CDCE6214-Q1 Ultra-Low Power Clock Generator With One PLL, Four Differential Outputs, Two Inputs, and Internal EEPROM datasheet (Rev. C) PDF | HTML 2025/07/31
Application note Clocking for PCIe Applications PDF | HTML 2023/11/28
Functional safety information CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA PDF | HTML 2021/04/15
Technical article Optimizing eAVB for automotive applications using clock generators PDF | HTML 2020/05/08
Certificate CDCE6214-Q1EVM Declaration of Conformity (DoC) 2020/04/28
Application note Frequency Margining and eAVB System Design With CDCE6214-Q1 PDF | HTML 2020/04/02
Application note CDCE6214-Q1 Crystal-Based Oscillator Design 2019/12/09
User guide CDCE6214-Q1 Registers (Rev. B) 2019/11/27

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

ADC3643EVM — 듀얼 채널, 14비트, 65MSPS, 저잡음, 초저전력 ADC를 위한 ADC3643 평가 모듈

ADC3643 EVM(평가 모듈)은 고속 ADC(아날로그-디지털 컨버터)인 ADC3643 제품군을 평가하기 위해 설계되었습니다. 이 EVM에는 CMOS 인터페이스를 지원하는 14비트, 듀얼 채널 65MSPS ADC인 ADC3643이 장착되어 있으며, 14비트 제품군에서 사용할 수 있는 최대 65MSPS 및 싱글 또는 듀얼 채널 장치를 평가할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
평가 보드

ADC3644EVM — ADC3644 - 듀얼 채널, 14비트, 125MSPS, 저잡음, 초저전력 ADC용 평가 모듈

ADC3644 평가 모듈(EVM)은 고속 ADC(아날로그-디지털 컨버터)인 ADC3644 제품군을 평가하기 위해 설계되었습니다. EVM에는 CMOS 인터페이스를 지원하는 16비트 듀얼 채널 125MSPS ADC인 ADC3644가 장착되어 있어 14비트 장치 제품군에서 사용 가능한 싱글 또는 듀얼 채널 장치를 평가할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
평가 보드

ADC3660EVM — ADC3660 - 듀얼, 16비트, 0.5MSPS~65MSPS, 저잡음, 초저전력 ADC 평가 모듈

ADC3660 EVM(평가 모듈)은 ADC3660 고속 ADC(아날로그-디지털 컨버터)를 평가하도록 설계되었습니다. 이 EVM에는 최대 65MSPS까지 작동할 수 있는 CMOS 인터페이스를 갖춘 16비트 듀얼 채널 ADC인 ADC3660이 장착되어 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
평가 보드

ADC3683EVM — ADC3683 듀얼 채널, 18비트, 65MSPS, 저잡음, 초저전력 ADC 평가 모듈

ADC3683 EVM(평가 모듈)은 고속 ADC(아날로그-디지털 컨버터)인 ADC3683 제품군을 평가하기 위해 설계되었습니다. 이 EVM에는 직렬 LVDS 인터페이스를 지원하는 18비트 듀얼 채널 65MSPS ADC인 ADC3683이 장착되어 있으며, 18비트 제품군에서 사용할 수 있는 모든 샘플 레이트와 단일 또는 듀얼 채널 장치를 평가할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
평가 보드

CDCE6214-Q1EVM — 차동 출력 4개 및 LVCMOS 출력 1개 클록 생성기 평가 모듈

CDCE6214-Q1 평가 모듈(EVM)은 CDCE6214-Q1 초저전력 클록 발생기용 평가 플랫폼입니다. 이
평가 모듈은 I2C 버스에 액세스하여 CDCE6214-Q1과 통신하기 위한 USB 기반 인터페이스를 제공합니다. 핀 제어 모드는 디바이스를 특정 작동 모드로 설정할 수 있습니다.
사용 설명서: PDF
TI.com에서 구매할 수 없음
지원 소프트웨어

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
시뮬레이션 모델

CDCE6214-Q1 IBIS Model

SNAM233.ZIP (251 KB) - IBIS Model
다운로드
설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
지금 설계하기
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RGE) 24 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상