LMK05028
- Two Independent PLL Channels Featuring:
- Jitter: 150fs RMS for Outputs ≥ 100MHz
- Phase Noise: –112dBc/Hz at 100Hz Offset for 122.88MHz
- Hitless Switching: 50ps Phase Transient With Phase Cancellation
- Programmable Loop Bandwidth With Fastlock
- Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
- Any Input to Any Output Frequency Translation
- Four Reference Clock Inputs
- Priority-Based Input Selection
- Digital Holdover on Loss of Reference
- Eight Clock Outputs With Programmable Drivers
- Up to Six Different Output Frequencies
- AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8V or 2.5V LVCMOS Output Formats
- EEPROM/ROM for Custom Clocks on Power-Up
- Flexible Configuration Options
- Up to 750MHz on Input and Output
- XO: 10MHz to 100MHz, TCXO: 10MHz to 54MHz
- DCO Mode: < 1ppt/Step for Fine Frequency and Phase Steering (IEEE 1588 Slave)
- Zero Delay for Deterministic Phase Offset
- Robust Clock Monitoring and Status
- I2C or SPI Interface
- Excellent Power Supply Noise Rejection (PSNR)
- 3.3V Supply With 1.8V, 2.5V, or 3.3V Outputs
- Industrial Temperature Range: –40°C to +85°C
The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.
The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK05028 Low-Jitter Dual-Channel Network Synchronizer Clock With EEPROM datasheet (Rev. B) | PDF | HTML | 2025. 2. 14 | |
| Third party document | Intel® Stratix® 10 SX SoC Development Kit User Guide | 2019. 4. 12 | |||
| 기술 문서 | How to achieve network synchronization clocks with TI digital PLLs | PDF | HTML | 2018. 6. 21 | ||
| 애플리케이션 노트 | TI Network Synchronizer Clock Value Adds in Communications and Industrial Applic | 2018. 4. 12 | |||
| 사용 설명서 | LMK05028 Registers | 2018. 4. 10 | |||
| 애플리케이션 노트 | ITU-T G.8262 Compliance Test Results for the LMK05028 Digital PLL Network | 2018. 4. 10 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK05028EVM — LMK05028 네트워크 클록 제너레이터 및 싱크로나이저 평가 모듈
LMK05028EVM은 LMK05028 네트워크 클록 제너레이터 및 싱크로나이저를 위한 평가 모듈입니다. 이 EVM은 장치 평가, 규정 준수 테스트 및 시스템 프로토타이핑에 활용할 수 있습니다.
LMK05028은 입력 원더와 지터 감쇠를 위한 프로그래머블 대역폭과 두 개의 디지털 PLL(DPLL)을 통합합니다. EVM에는 50-Ω 테스트 장비와 장치를 상호 작용하기 위한 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA 커넥터가 포함되어 있습니다. 온보드 XO 및 TCXO 옵션을 사용하면 LMK05028을 자유 실행, 잠금 (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.