홈 RF 및 마이크로파 RF PLL 및 신시사이저
홈
RF 및 마이크로파
RF PLL 및 신시사이저

LMX1204

활성

JESD204B/C SYSREF 지원 및 페이즈 동기화를 지원하는 12.8GHz RF 버퍼, 멀티플라이어 및 디바이더

지금 주문하기
데이터 시트

LMX1204

활성
데이터 시트 지금 주문하기

제품 상세 정보

Frequency (max) (MHz) 12800 Frequency (min) (MHz) 300 Features Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) -40 to 85 Rating Catalog Lock time (µs) (typ) (s) Loop BW dependent
Frequency (max) (MHz) 12800 Frequency (min) (MHz) 300 Features Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) -40 to 85 Rating Catalog Lock time (µs) (typ) (s) Loop BW dependent
VQFN (RHA) 40 36 mm² 6 x 6
  • 300MHz to 12.8GHz output frequency
  • Ultra-low noise
    • Noise floor of –161dBc/Hz at 6GHz output
    • 1/f Noise of –154dBc/Hz at 6GHz output, 10kHz offset
    • 5fs jitter (12kHz to 20MHz)
    • <30fs additive jitter (DC to fCLK )
  • 4 high-frequency clocks with corresponding SYSREF outputs
    • Shared divider that supports ÷1 (buffer mode), ÷2, 3, 4, 5, 6, 7, and 8
    • Shared PLL-based multiplier that supports x1 (filter mode), x2, x3, and x4
  • LOGICLK and corresponding SYSREF outputs
    • On separate divide bank
    • ÷1, 2, 4 pre-divider
    • ÷1 (bypass), 2, …, 1023 post divider
  • 8 programmable output power levels
  • Synchronized SYSREF clock outputs
    • 508 delay step adjustments of less than 2.5ps each at 12.8GHz
    • Generator and repeater modes
    • Windowing feature for SYSREFREQ pins to optimize timing
  • SYNC feature to all divides and multiple devices
  • 2.5V operating voltage
  • –40ºC to 85ºC operating temperature
  • 300MHz to 12.8GHz output frequency
  • Ultra-low noise
    • Noise floor of –161dBc/Hz at 6GHz output
    • 1/f Noise of –154dBc/Hz at 6GHz output, 10kHz offset
    • 5fs jitter (12kHz to 20MHz)
    • <30fs additive jitter (DC to fCLK )
  • 4 high-frequency clocks with corresponding SYSREF outputs
    • Shared divider that supports ÷1 (buffer mode), ÷2, 3, 4, 5, 6, 7, and 8
    • Shared PLL-based multiplier that supports x1 (filter mode), x2, x3, and x4
  • LOGICLK and corresponding SYSREF outputs
    • On separate divide bank
    • ÷1, 2, 4 pre-divider
    • ÷1 (bypass), 2, …, 1023 post divider
  • 8 programmable output power levels
  • Synchronized SYSREF clock outputs
    • 508 delay step adjustments of less than 2.5ps each at 12.8GHz
    • Generator and repeater modes
    • Windowing feature for SYSREFREQ pins to optimize timing
  • SYNC feature to all divides and multiple devices
  • 2.5V operating voltage
  • –40ºC to 85ºC operating temperature

The high-frequency capability and extremely low jitter of this device, makes a great approach to clock precision, high-frequency data converters without degradation to the signal-to-noise ratio. Each of the four high-frequency clock outputs, and additional LOGICLK output with larger divider range, is paired with a SYSREF output clock signal. The SYSREF signal for JESD interfaces can either be internally generated or passed in as an input and re-clocked to the device clocks. For data converter clocking applications, having the jitter of the clock be less than the aperture jitter of the data converter is critical. In applications where more than four data converters must be clocked, a variety of cascading architectures can be developed using multiple devices to distribute all the high-frequency clocks and SYSREF signals required. With low jitter and noise floor, this device combined with an ultra-low noise reference clock source is an exemplary selection for clocking data converters, especially when sampling above 3GHz.

The high-frequency capability and extremely low jitter of this device, makes a great approach to clock precision, high-frequency data converters without degradation to the signal-to-noise ratio. Each of the four high-frequency clock outputs, and additional LOGICLK output with larger divider range, is paired with a SYSREF output clock signal. The SYSREF signal for JESD interfaces can either be internally generated or passed in as an input and re-clocked to the device clocks. For data converter clocking applications, having the jitter of the clock be less than the aperture jitter of the data converter is critical. In applications where more than four data converters must be clocked, a variety of cascading architectures can be developed using multiple devices to distribute all the high-frequency clocks and SYSREF signals required. With low jitter and noise floor, this device combined with an ultra-low noise reference clock source is an exemplary selection for clocking data converters, especially when sampling above 3GHz.
filter 기타 RF PLL 및 신시사이저 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 유사한 기능
LMK04832 활성 이중 루프를 지원하는 초저잡음, 3.2GHz, 15출력, JESD204B 클록 지터 클리너 Up to 3.2-GHz clock generator and jitter cleaner, 14 outputs, JESD support
LMX1205 활성 JESD204를 지원하고 프로그래머블 클록 지연을 지원하는 저잡음, 고주파 버퍼/멀티플라이어/디바이더 Additional programmable clock delay functionality
LMX1214 활성 보조 클록을 지원하는 1:5 18GHz RF 버퍼 및 디바이더 RF buffer version without the JESD204 SYSREF functionality
LMX2820 활성 22.6GHz 광대역 RF 신시사이저 - 위상 동기화, JESD 및 5μs 미만의 주파수 보정 지원 Up to 22.6-GHz synthesizer and JESD support

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
7개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet LMX1204 Low-Noise, High-Frequency JESD Buffer/Multiplier/Divider datasheet (Rev. B) PDF | HTML 2024/02/20
Application note Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) PDF | HTML 2025/04/11
Design guide Cascaded Clock Distribution Reference Design Supports 16 High Frequency Outputs PDF | HTML 2024/03/04
Application note Cascaded LMX1204 Phase-Error Analysis PDF | HTML 2023/01/12
Application note LMX1204 Multiplier Clock Distribution Drives Large Phased-Array Systems PDF | HTML 2022/10/31
User guide LMX1204 Register Map (Rev. A) PDF | HTML 2022/09/28
Application note Getting the Most of Your Data Converter Clocking System Using LMX1204 PDF | HTML 2022/06/23

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

LMX1204EVM — JESD204B/C SYSREF 지원을 제공하는 RF 버퍼, 멀티플라이어 및 디바이더용 LMX1204 평가 모듈

LMX1204 평가 모듈(EVM)은 4출력 초저 가산 지터 무선 주파수(RF) 버퍼, 분할기 및 멀티플라이어인 LMX1204의 성능을 평가하도록 설계되었습니다. 이 EVM은 최대 12.8GHz의 RF 클로킹 입력을 버퍼링하고, 3.2GHz에서 6.4GHz의 출력 범위에서 x2, x3 또는 x4를 곱하고, 입력을 최대 8로 나눌 수 있습니다.

필드 프로그래머블 게이트 어레이(FPGA) 및 로직 클로킹에 별도의 보조 클록 디바이더가 포함되어 있으며, 각 출력에는 피코초 정확도 및 지연 튜닝 기능을 사용하여 시스템 (...)

사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
지원 소프트웨어

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
시뮬레이션 모델

LMX1204 IBIS Model

SNAM255.ZIP (44 KB) - IBIS Model
다운로드
설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
지금 설계하기
설계 툴

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
레퍼런스 디자인

TIDA-010259 — 계단식 LMX1204 레퍼런스 설계

계단식 LMX1204 레퍼런스 설계는 단일 클록 입력을 16 클록 출력으로 분배합니다.  클록 신호에 미미한 수준의 위상 잡음 영향을 갖는 최대 12.8GHz의 고주파 작동에 적합합니다.  대형 위상 어레이 시스템에서 고속 데이터 컨버터 클로킹에 적합합니다.
Design guide: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RHA) 40 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상