ZHCSYD8 June   2025 DRV8363-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚功能 48 引脚 DRV8363-Q1 器件
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 建议运行条件
    3. 5.3 1pkg 热性能信息
    4. 5.4 电气特性
    5. 5.5 SPI 时序要求
    6. 5.6 SPI 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 三相 BLDC 栅极驱动器
        1. 6.3.1.1 PWM 控制模式
          1. 6.3.1.1.1 6x PWM 模式
          2. 6.3.1.1.2 带 INLx 启用控制的 3x PWM 模式
          3. 6.3.1.1.3 1x PWM 模式
        2. 6.3.1.2 栅极驱动架构
          1. 6.3.1.2.1 自举二极管
          2. 6.3.1.2.2 VCP 涓流电荷泵
          3. 6.3.1.2.3 栅极驱动器输出
          4. 6.3.1.2.4 无源和半有源下拉电阻器
          5. 6.3.1.2.5 TDRIVE 栅极驱动时序控制
          6. 6.3.1.2.6 传播延迟
          7. 6.3.1.2.7 死区时间和跨导保护
      2. 6.3.2 DVDD 线性稳压器
      3. 6.3.3 低侧电流检测放大器
        1. 6.3.3.1 单向电流检测操作
        2. 6.3.3.2 双向电流检测操作
      4. 6.3.4 栅极驱动器关断
        1. 6.3.4.1 DRVOFF 栅极驱动器关断
        2. 6.3.4.2 栅极驱动器关断时序
      5. 6.3.5 栅极驱动器保护电路
        1. 6.3.5.1  GVDD 欠压锁定 (GVDD_UV)
        2. 6.3.5.2  GVDD 过压故障 (GVDD_OV)
        3. 6.3.5.3  VDRAIN 欠压故障 (VDRAIN_UV)
        4. 6.3.5.4  VDRAIN 过压故障 (VDRAIN_OV)
        5. 6.3.5.5  VCP 欠压故障 (CP_OV)
        6. 6.3.5.6  BST 欠压锁定 (BST_UV)
        7. 6.3.5.7  MOSFET VDS 过流保护 (VDS_OCP)
        8. 6.3.5.8  MOSFET VGS 监测保护
        9. 6.3.5.9  VSENSE 过流保护 (SEN_OCP)
        10. 6.3.5.10 热关断 (OTSD)
        11. 6.3.5.11 热警告 (OTW)
        12. 6.3.5.12 OTP CRC
        13. 6.3.5.13 SPI 看门狗计时器
        14. 6.3.5.14 相位诊断
    4. 6.4 故障检测和响应汇总表（故障表）
    5. 6.5 器件功能模式
      1. 6.5.1 栅极驱动器功能模式
        1. 6.5.1.1 睡眠模式
        2. 6.5.1.2 运行模式
    6. 6.6 编程
      1. 6.6.1 SPI
      2. 6.6.2 SPI 格式
      3. 6.6.3 SPI 格式图
    7. 6.7 寄存器映射
      1. 6.7.1 状态寄存器
      2. 6.7.2 控制寄存器
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 48 引脚封装的典型应用
        1. 7.2.1.1 外部组件
      2. 7.2.2 应用曲线
    3. 7.3 布局
      1. 7.3.1 布局指南
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1.     封装选项附录
    2. 10.1 卷带包装信息

7.3.1 布局指南

  • 尽量减小 GHx、SHx、GLx 和 SLx 布线的长度和阻抗。使用尽可能少的过孔来更大限度地减小寄生电感。TI 还建议在从器件引脚引开后尽快增加这些布线的宽度至 15-20mil，以便尽可能减小寄生电阻。
  • 使 BSTx 电容器靠近各自引脚。TI 强烈建议将该电容器放置在 PCB 同侧，以避免寄生过孔电感。
  • 使 CPTH/CPTL 飞跨电容器尽可能靠近器件引脚。TI 强烈建议将该电容器放置在 PCB 同侧，以避免寄生过孔电感。
  • 使 GVDD 电容器保持靠近 GVDD 引脚。TI 强烈建议将该电容器放置在 PCB 同侧，以避免寄生过孔电感。
  • 使 DVDD 电容器保持靠近 DVDD 引脚。TI 强烈建议将该电容器放置在 PCB 同侧，以避免寄生过孔电感。此外，DVDD 电容器的 GND 回路连接会直接引回相邻的 GND 引脚，避免向 DVDD 稳压器环路增加寄生电感和电阻。
  • 进行 VDRAIN 连接时，确保该连接获取三个相位的“平均值”，以帮助保持 VDS 精度。TI 还建议将 VDRAIN 连接到高侧大容量电容附近，以帮助稳定 VDRAIN 的输入并避免超过引脚绝对最大额定值。使 VDRAIN 电容器保持靠近 VDRAIN 引脚，以便为电荷泵提供稳定的开关电流。
  • 需要额外的大容量电容来旁路掉外部 MOSFET 上的大电流路径。大容量电容的放置方法可尽可能缩短通过外部 MOSFET 的大电流路径的长度。连接金属走线尽可能宽，并具有许多连接 PCB 层的过孔。这些做法尽可能地减小了电感并使大容量电容器提供高电流。
  • 将 SLx 引脚连接到单独的 MOSFET 源极，而不是直接连接到 GND，从而实现精确的 VDS 检测并改善瞬态电阻性能。
  • 从感测电阻器到器件，以并联方式为 SNx/SPx 引脚布线。将滤波元件放置在靠近器件引脚的位置，以便尽可能减少后置滤波器噪声耦合。验证 SNx/SPx 是否与 GND 平面保持分离，从而实现出色的 CSA 精度。
  • 将 SO 滤波元件放置在靠近器件 MCU/ADC 输入的位置，以便尽可能减少后置滤波器噪声耦合。
  • 该外露焊盘用于散热，而不是电气接地，且与 GND/AGND 引脚的连接具有高阻抗性。因此，TI 建议将外露焊盘连接到最佳散热 GND，并将 GND/AGND 引脚连接到 MCU 基准 GND。