ZHCADB2A November 2023 – May 2025 MSPM0C1104 , MSPM0G3507 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1306 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1
与 RL78 器件不同,MSPM0 器件通过 NVIC 中的 IPRx 寄存器设置每个外设中断源的优先级,并通过 NVIC 中的 ISER 和 ICER 寄存器屏蔽/取消屏蔽外设中断源。每个外设中断都包含各种中断条件。例如,作为外设中断源,UARTx 有多个中断条件,例如发送中断和接收中断等。中断条件由外设端的六个标准寄存器进行管理。
图 3-3 显示了外设中断层次结构。
图 3-3 MSPM0 的外设中断层次结构