ZHCAAB6B April   2022  – August 2022 ESD122 , ESD1LIN24-Q1 , ESD204 , ESD224 , ESD2CAN24-Q1 , ESD2CANFD24 , ESD2CANXL24-Q1 , ESD321 , ESD341 , ESD351 , ESD401 , ESD451 , ESD751 , ESD751-Q1 , ESD752 , ESD761 , ESD761-Q1 , ESD762 , ESDS302 , ESDS304 , ESDS312 , ESDS314 , SN65220 , SN65240 , TPD1E01B04 , TPD1E01B04-Q1 , TPD1E04U04 , TPD1E05U06 , TPD1E05U06-Q1 , TPD1E0B04 , TPD1E10B06 , TPD1E10B09-Q1 , TPD1E1B04 , TPD1E6B06 , TPD2E001 , TPD2E001-Q1 , TPD2E007 , TPD2E009 , TPD2E1B06 , TPD2E2U06 , TPD2EUSB30 , TPD2EUSB30A , TPD2S017 , TPD3E001 , TPD3F303 , TPD4E001 , TPD4E001-Q1 , TPD4E002 , TPD4E004 , TPD4E02B04 , TPD4E02B04-Q1 , TPD4E05U06-Q1 , TPD4E101 , TPD4E110 , TPD4E1B06 , TPD4E1U06 , TPD4E6B06 , TPD4F003 , TPD4S009 , TPD4S012 , TPD5E003 , TPD6E001 , TPD6E004 , TPD6E05U06 , TPD8S009 , TSD05 , TSD05C , TSM24A-Q1 , TSM24CA-Q1 , TSM36A , TVS0500 , TVS0701 , TVS1400 , TVS1401 , TVS2200 , TVS2701 , TVS3301 , UC1611-SP , UC2610 , UC3610 , UC3611 , UC3611M

 

  1.   摘要
  2.   商标
  3. 1ESD 器件规格定义
    1. 1.1 工作电压 (VRWM)
    2. 1.2 电容
    3. 1.3 IEC 61000-4-2 等级
    4. 1.4 通道
    5. 1.5 单向与双向
  4. 2ESD 布局技巧
    1. 2.1 优化阻抗以消除 ESD
    2. 2.2 限制来自 ESD 的 EMI
    3. 2.3 使用过孔进行布线
    4. 2.4 优化 ESD 接地方案
  5. 3按封装类型划分的 ESD 解决方案
    1. 3.1  0201 2 引脚 SON（TI：DPL）| 0.6mm x 0.3mm
    2. 3.2  0402 2 引脚 SON（TI：DPY）| 1.0mm × 0.6mm
    3. 3.3  2 引脚 SOD-523（TI：DYA）| 1.2mm x 0.8mm
    4. 3.4  3 引脚 SOT-9X3（TI：DRT）| 1mm × 1mm
    5. 3.5  3 引脚 SC70（TI：DCK）| 2mm × 1.25mm
    6. 3.6  3 引脚 SOT23（TI：DBZ）| 3.04mm × 2.64mm
    7. 3.7  4 引脚 SON（TI：DPW）| 0.8mm × 0.8mm
    8. 3.8  5 引脚 SOT-5X3（TI：DRL）| 1.6mm × 1.2mm
    9. 3.9  5 引脚 SOT-23（TI：DBV）| 2.9mm × 1.6mm
    10. 3.10 6 引脚 SON（TI：DRY）| 1.45mm × 1mm
    11. 3.11 6 引脚 SOT-5X3（TI：DRL）| 1.6mm × 1.2mm
    12. 3.12 6 引脚 SOT-23（TI：DBV）| 1.6mm × 2.9mm
    13. 3.13 6 引脚 SC70（TI：DCK）| 2.15mm × 1.4mm
    14. 3.14 8 引脚 SON（TI：DQD）| 1.35mm × 1.7mm
    15. 3.15 10 引脚 SON（TI：DQA）| 1mm × 2.5mm
  6. 4参考文献
  7. 5修订历史记录

2.1 优化阻抗以消除 ESD

在设计将 ESD 消除的电路时，电感是需要考虑的重要寄生参数。由于存在寄生电感，电流的变化会导致整体电压发生变化，从而破坏整体电路板的性能。图 2-1 所示为 ESD 源和瞬态电压抑制器 (TVS) 或 ESD 二极管之间的四个寄生电感。

GUID-20200807-CA0I-98BJ-6WM0-VMVTRXCM2QPK-low.gif图 2-1 单通道 TVS 周围的 PCB 电感

在设计完善的系统中，ESD 源与通过 TVS 的接地路径之间的电感会最大限度地减小。请通过以下 5 个布局技巧来减小电感：

  1. 最大限度地减小 ESD 源与通过 TVS 的接地路径之间的电感
  2. 在设计规则允许的情况下，将 TVS 放置在尽可能靠近 ESD 源或连接器的位置
  3. 使受保护的 IC 与 TVS 之间的距离远远超过 TVS 到连接器的距离。遵循第 2 条和第 3 条技巧将确保 L4>>L1，引导 IESD 流向 TVS。Topic Link Label2.2 和Topic Link Label2.3 中进一步介绍了如何最大限度地减少 L1。
  4. 不要在 TVS 和受保护线路之间使用 L2 残桩。在 ESD 源与 TVS 之间直接布线。在设计完善的系统中，不应存在 L2。请避免会在受保护线路和 TVS 之间引入电感的设计做法。
  5. 最大限度地减小了 TVS 与接地之间的 L3 电感，具体请参阅Topic Link Label2.4中的进一步说明。该电感是影响整体 VESD 的最主要的寄生参数。