ZHCSLM7D March   2020  – June 2022 LMQ61460

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 器件比较表
  6. 引脚配置和功能
  7. 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 计时特性
    7. 7.7 系统特性
    8. 7.8 典型特性
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  EN/SYNC 用于使能和 VIN UVLO
      2. 8.3.2  用于同步的 EN/SYNC 引脚
      3. 8.3.3  可调开关频率
      4. 8.3.4  时钟锁定
      5. 8.3.5  PGOOD 输出运行
      6. 8.3.6  内部 LDO、VCC UVLO 和 BIAS 输入
      7. 8.3.7  自举电压和 VCBOOT-UVLO(CBOOT 引脚)
      8. 8.3.8  SW 节点压摆率可调
      9. 8.3.9  展频
      10. 8.3.10 软启动和从压降中恢复
      11. 8.3.11 输出电压设置
      12. 8.3.12 过流和短路保护
      13. 8.3.13 热关断
      14. 8.3.14 输入电源电流
    4. 8.4 器件功能模式
      1. 8.4.1 关断模式
      2. 8.4.2 待机模式
      3. 8.4.3 工作模式
        1. 8.4.3.1 CCM 模式
        2. 8.4.3.2 自动模式 – 轻负载运行
          1. 8.4.3.2.1 二极管仿真
          2. 8.4.3.2.2 降频
        3. 8.4.3.3 FPWM 模式 – 轻负载运行
        4. 8.4.3.4 最短导通时间(高输入电压)运行
        5. 8.4.3.5 压降
  9. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  选择开关频率
        2. 9.2.2.2  设置输出电压
        3. 9.2.2.3  电感器选型
        4. 9.2.2.4  输出电容器选型
        5. 9.2.2.5  输入电容器选择
        6. 9.2.2.6  BOOT 电容器
        7. 9.2.2.7  启动电阻器
        8. 9.2.2.8  VCC
        9. 9.2.2.9  BIAS
        10. 9.2.2.10 CFF 和 RFF 选择
        11. 9.2.2.11 外部 UVLO
      3. 9.2.3 应用曲线
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地及散热注意事项
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

用于同步的 EN/SYNC 引脚

LMQ61460 EN/SYNC 引脚可用于将内部振荡器与外部时钟进行同步。内部振荡器可通过将正向时钟沿交流耦合至 EN 引脚来实现同步,如图 8-2 所示。TI 建议将 RENT 和 RENB 的并联总阻值保持在 100kΩ 范围内。同步需要 RENT,但 RENB 可以不安装。开关动作可同步至频率为 200kHz 到 2.2MHz 的外部时钟。外部时钟必须在启动前关闭,以实现正确的启动时序。

GUID-3F753C2C-1E7B-46DE-944C-41D1F1989CC3-low.gif图 8-2 允许使用 EN 引脚实现同步的典型实现方案

参考图 8-3,EN 引脚上的交流耦合电压边沿必须超过 SYNC 振幅阈值 VEN_SYNC_MIN,才能触发内部同步脉冲检测器。此外,EN/SYNC 上升脉冲和下降脉冲的最小持续时间必须长于 tSYNC_EDGE(MIN) 并且短于消隐时间 tB。TI 建议使用通过 1nF 电容器 CSYNC 耦合的具有 3.3V 或更高振幅的脉冲信号。

GUID-C5D280BD-9EFE-4830-9241-E0937E71182D-low.gif图 8-3 典型 SYNC/EN 波形

在应用有效同步信号 2048 个周期后,时钟频率突然变为所应用信号的频率。此外,如果使用的器件具有展频功能,则有效的同步信号会覆盖展频,将其关闭,并且时钟会切换到应用的时钟频率。