ZHCSLM7D March   2020  – June 2022 LMQ61460

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 器件比较表
  6. 6 引脚配置和功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 计时特性
    7. 7.7 系统特性
    8. 7.8 典型特性
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  EN/SYNC 用于使能和 VIN UVLO
      2. 8.3.2  用于同步的 EN/SYNC 引脚
      3. 8.3.3  可调开关频率
      4. 8.3.4  时钟锁定
      5. 8.3.5  PGOOD 输出运行
      6. 8.3.6  内部 LDO、VCC UVLO 和 BIAS 输入
      7. 8.3.7  自举电压和 VCBOOT-UVLO（CBOOT 引脚）
      8. 8.3.8  SW 节点压摆率可调
      9. 8.3.9  展频
      10. 8.3.10 软启动和从压降中恢复
      11. 8.3.11 输出电压设置
      12. 8.3.12 过流和短路保护
      13. 8.3.13 热关断
      14. 8.3.14 输入电源电流
    4. 8.4 器件功能模式
      1. 8.4.1 关断模式
      2. 8.4.2 待机模式
      3. 8.4.3 工作模式
        1. 8.4.3.1 CCM 模式
        2. 8.4.3.2 自动模式 – 轻负载运行
          1. 8.4.3.2.1 二极管仿真
          2. 8.4.3.2.2 降频
        3. 8.4.3.3 FPWM 模式 – 轻负载运行
        4. 8.4.3.4 最短导通时间（高输入电压）运行
        5. 8.4.3.5 压降
  9. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  选择开关频率
        2. 9.2.2.2  设置输出电压
        3. 9.2.2.3  电感器选型
        4. 9.2.2.4  输出电容器选型
        5. 9.2.2.5  输入电容器选择
        6. 9.2.2.6  BOOT 电容器
        7. 9.2.2.7  启动电阻器
        8. 9.2.2.8  VCC
        9. 9.2.2.9  BIAS
        10. 9.2.2.10 CFF 和 RFF 选择
        11. 9.2.2.11 外部 UVLO
      3. 9.2.3 应用曲线
  10. 10电源相关建议
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地及散热注意事项
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

11.1 布局指南

任何直流/直流转换器的 PCB 布局对于实现设计的理想性能而言都至关重要。PCB 布局不良可能会破坏原本良好的原理图设计的运行效果。即使转换器正确调节，PCB 布局不良也意味着稳健的设计无法大规模生产。此外，转换器的 EMI 性能在很大程度上取决于 PCB 布局。在降压转换器中，最关键的 PCB 功能是由一个或多个输入电容器和电源地形成的环路，如图 11-1 所示。该环路承载大瞬态电流，在布线电感的作用下可能产生大瞬态电压。这些不必要的瞬态电压会破坏转换器的正常运行。因此，该环路中的布线必须宽且短，并且环路面积必须尽可能小以降低寄生电感。图 11-2 展示了针对器件电路关键元件的建议布局。

  • 将一个或多个输入电容器尽可能靠近输入引脚对放置：VIN1 连接到 PGND1，VIN2 连接到 PGND2。每对引脚都相邻，简化了输入电容器的放置。使用 VQFN-HR 封装时，封装两侧各有两对 VIN/PGND，可提供对称布局并有助于更大限度地减少开关噪声和 EMI 的产生。使用较低层上的宽 VIN 平面将两个 VIN 对一同连接到输入电源。
  • 将 VCC 的旁路电容器靠近 VCC 引脚和 AGND 引脚放置：必须使用短而宽的布线将该电容器连接到 VCC 和 AGND 引脚。
  • 为 CBOOT 电容器使用宽布线：将 CBOOT 电容器放置在尽可能靠近器件的位置，并使用短而宽的布线连接到 CBOOT 和 SW 引脚。务必通过 VIN2 和 RBOOT 引脚之间的间隙在器件下方连接 SW，从而减少 SW 节点的暴露面积。如果使用了 RBOOT 电阻器，应尽可能将其靠近 CBOOT 和 RBOOT 引脚放置。如果需要高效率，可将 RBOOT 和 CBOOT 引脚短接。该短接必须尽可能靠近 RBOOT 和 CBOOT 引脚。
  • 将反馈分压器尽可能靠近器件的 FB 引脚放置：将 RFBB、RFBT 和 CFF（如果使用）在物理上靠近器件放置。通过 RFBB 与 FB 和 AGND 的连接必须短且靠近器件上的这些引脚。到 VOUT 的连接可能会更长一些。但是，不得将这一条较长的布线布置在任何可能电容耦合到转换器反馈路径的噪声源（例如 SW 节点）附近。
  • PCB 的第 2 层必须是接地层：该层充当噪声屏蔽层和散热路径。使用第 2 层可减小输入环路中输入循环电流的闭合面积，从而降低电感。
  • 为 VIN、VOUT 和 GND 提供宽路径：这些路径必须尽可能宽和直，以减少转换器输入或输出路径上的任何压降，并更大限度地提高效率。
  • 提供足够大的 PCB 面积，以实现适当的散热：必须使铜面积足够大，以确保实现与最大负载电流和环境温度相称的低 RθJA。使用 2 盎司（不少于 1 盎司）的铜制作 PCB 顶层和底层。如果 PCB 设计使用多个铜层（建议），则散热过孔也可以连接到内层散热接地平面。请注意，该器件的封装通过所有引脚进行散热。除为避免噪声而需要尽可能减小面积之外，所有引脚都必须使用宽布线。
  • 保持较小的开关面积：保持 SW 引脚与电感器之间的铜区域尽可能短且宽。同时，必须更大程度地减小此节点的总面积，以帮助降低辐射 EMI。
GUID-E0808388-8B79-4D1B-A2C8-8B11A4312026-low.gif图 11-1 输入电流环路