ZHCSJ70C December 2018 – January 2021 DS90UB941AS-Q1
PRODUCTION DATA
在独立 2:2 模式下,DS90UB941AS-Q1 DSI 接收器接受两个独立的 DSI 输入(两个流)并输出到两个独立的解串器链路。一个视频流在 DSI0 上输入,并通过 DOUT0 上的单个链路输出。另一个视频流在 DSI1 上输入,并通过 DOUT1 上的单个链路输出。在此模式下,DSI0 和 DSI1 可以分别启用不同数量的 DSI 数据通道、不同的 DSI 时钟频率以及不同的视频格式。
通过设置 BRIDGE_CTL 寄存器中的 DSI_PORT_SEL 位,可以交换 DSI 输入以将 DSI0 映射到 DOUT1,并将 DSI1 映射到 DOUT0。
在连续 DSI 参考时钟模式下(图 8-17)下,每个 DSI 时钟用于确定每个 FPD-Link III 通道的时钟速率。在外部参考时钟模式下,每个外部时钟用于确定每个 FPD-Link III 通道的时钟速率。在此模式下,Port0 时钟在 REFCLK0 引脚上,而 Port1 时钟在 REFCLK1 引脚上,如图 8-18 所示。
此外,在独立 2:2 模式下运行时,器件可以使用从内部常开时钟派生的内部参考时钟。每个端口都可以根据来自 800MHz 内部参考的 M/N 时钟分频器以独立的时序运行。