ZHCSJ70C December   2018  – January 2021 DS90UB941AS-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 说明（续）
  6. 6 引脚配置和功能
    1.     引脚功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议工作条件
    4. 7.4 热性能信息
    5. 7.5 直流电气特征
    6. 7.6 交流电气特征
    7. 7.7 推荐外部时钟参考时序
    8. 7.8 推荐的串行控制总线时序
    9. 7.9 时序图
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  DSI 接收器
        1. 8.3.1.1 DSI 工作模式
          1. 8.3.1.1.1 高速模式
          2. 8.3.1.1.2 25
          3. 8.3.1.1.3 全局操作时序参数
        2. 8.3.1.2 THS-SKIP 编程
        3. 8.3.1.3 DSI 错误和状态
          1. 8.3.1.3.1 DSI / DPHY 误差检测和报告
          2. 8.3.1.3.2 DSI 协议错误检测
          3. 8.3.1.3.3 DSI 错误报告
          4. 8.3.1.3.4 DSI 错误计数器
          5. 8.3.1.3.5 DSI 转 FPD-Link III 缓冲区错误
        4. 8.3.1.4 支持的 DSI 视频格式
      2. 8.3.2  高速正向通道数据传输
      3. 8.3.3  反向通道数据传输
      4. 8.3.4  FPD-Link III 端口寄存器访问
      5. 8.3.5  视频控制信号
      6. 8.3.6  关断引脚 (PDB)
      7. 8.3.7  串行链路故障检测
      8. 8.3.8  中断支持
        1. 8.3.8.1 中断引脚 (INTB)
        2. 8.3.8.2 远程中断引脚 (REM_INTB)
      9. 8.3.9  GPIO 支持
        1. 8.3.9.1 GPIO[3:0] 配置
        2. 8.3.9.2 反向通道配置
        3. 8.3.9.3 GPIO_REG[8:5] 配置
      10. 8.3.10 SPI 通信
        1. 8.3.10.1 SPI 模式配置
        2. 8.3.10.2 正向通道 SPI 操作
        3. 8.3.10.3 反向通道 SPI 操作
      11. 8.3.11 音频模式
        1. 8.3.11.1 I2S 音频接口
          1. 8.3.11.1.1 I2S 传输模式
          2. 8.3.11.1.2 I2S 中继器
          3. 8.3.11.1.3 分离器和复制模式期间的音频
        2. 8.3.11.2 TDM 音频接口
      12. 8.3.12 内置自检测试 (BIST)
        1. 8.3.12.1 BIST 配置和状态
        2. 8.3.12.2 正向通道和反向通道错误检查
      13. 8.3.13 内部模式生成
        1. 8.3.13.1 图形选项
        2. 8.3.13.2 颜色模式
        3. 8.3.13.3 视频时序模式
        4. 8.3.13.4 外部时序
        5. 8.3.13.5 图形反转
        6. 8.3.13.6 自动滚动
        7. 8.3.13.7 附加特性
      14. 8.3.14 EMI 降低特性
        1. 8.3.14.1 输入 SSC 容差
    4. 8.4 器件功能模式
      1. 8.4.1 模式选择配置设置 (MODE_SEL[1:0])
      2. 8.4.2 时钟模式
        1. 8.4.2.1 DSI 时钟模式
        2. 8.4.2.2 像素时钟模式
          1. 8.4.2.2.1 DSI 参考时钟模式
          2. 8.4.2.2.2 外部参考时钟模式
          3. 8.4.2.2.3 内部参考时钟
          4. 8.4.2.2.4 独立 2:2 模式的外部参考时钟
      3. 8.4.3 双 DSI 输入模式
        1. 8.4.3.1 DSI 双路运行要求
        2. 8.4.3.2 启用双 DSI 运行
        3. 8.4.3.3 双 DSI 控制和状态
      4. 8.4.4 3D 格式支持（单 DSI 输入）
        1. 8.4.4.1 左/右 3D 格式支持
        2. 8.4.4.2 交替线路 3D 格式支持
        3. 8.4.4.3 交替像素 3D 格式支持
      5. 8.4.5 独立 2:2 模式
        1. 8.4.5.1 独立 2:2 模式的配置
        2. 8.4.5.2 配置独立 2:2 模式的代码示例
        3. 8.4.5.3 91
      6. 8.4.6 FPD-Link III 运行模式
        1. 8.4.6.1 单链路模式
        2. 8.4.6.2 双链路模式
        3. 8.4.6.3 复制模式
        4. 8.4.6.4 分离器模式
          1. 8.4.6.4.1 DSI 对称分离
            1. 8.4.6.4.1.1 对称分离 - 左/右
            2. 8.4.6.4.1.2 对称分离 - 交替像素分离
            3. 8.4.6.4.1.3 对称分离 - 交替线路分离
            4. 8.4.6.4.1.4 101
          2. 8.4.6.4.2 DSI 非对称分离
            1. 8.4.6.4.2.1 非对称分离与裁剪
            2. 8.4.6.4.2.2 非对称分离与 DSI VC-ID
          3. 8.4.6.4.3 分离器运行的配置
    5. 8.5 编程
      1. 8.5.1 串行控制总线
      2. 8.5.2 多主仲裁支持
      3. 8.5.3 有关多主运行的 I2C 限制
      4. 8.5.4 对较新 FPD-Link III 器件的器件寄存器进行多主访问
      5. 8.5.5 对较旧 FPD-Link III 器件的器件寄存器进行多主访问
      6. 8.5.6 有关多主运行的控制通道方向的限制
    6. 8.6 寄存器映射
      1. 8.6.1 主寄存器
      2. 8.6.2 DSI 端口 0 和端口 1 间接寄存器
      3. 8.6.3 模拟间接寄存器
      4. 8.6.4 端口 0 和端口 1 图形发生器间接寄存器
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 高速互连指南
      3. 9.2.3 应用曲线
  10. 10电源相关建议
    1. 10.1 VDD 电源
    2. 10.2 上电和初始化
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地
      2. 11.1.2 路由 FPD-Link III 信号布线
      3. 11.1.3 路由 DSI 信号布线
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.6 交流电气特征

在自然通风条件下的工作温度范围内（除非另有说明）
参数测试条件PIN/FREQ。最小值典型值最大值单位
GPIO 时序
fGPIO_FC最大正向通道 GPIO 频率单链路 FPD-Link IIIGPIO0、GPIO1、
GPIO2、GPIO3、
D_GPIO0、D_GPIO1、
D_GPIO2、D_GPIO3		(1/4) × fPCLKMHz
双链路 FPD-Link III(1/8) × fPCLKMHz
tGPIO_FC_JIT正向通道 GPIO 抖动单链路 FPD-Link III1 / fPCLKns
双链路 FPD-Link III2 / fPCLKns
fGPIO_BC最大反向通道 GPIO 频率BC 速率 = 20Mbps，正常 GPIO 模式 (DES)，4 GPIO133kHz
fGPIO_BCBC 速率 = 20Mbps，快速 GPIO 模式，4 GPIO800kHz
fGPIO_BCBC 速率 = 20Mbps，快速
GPIO 模式，2 GPIO		1.33MHz
fGPIO_BCBC 速率 = 20Mbps，快速
GPIO 模式，1 GPIO		2MHz
tGPIO_BC反向通道 GPIO 抖动BC 速率 = 20Mbps，正常 GPIO 模式 (DES)，4 GPIO1900ns
tGPIO_BCBC 速率 = 20Mbps，快速 GPIO 模式，4 GPIO320ns
tGPIO_BCBC 速率 = 20Mbps，快速
GPIO 模式，2 GPIO		190ns
tGPIO_BCBC 速率 = 20Mbps，快速
GPIO 模式，1 GPIO		130ns
tGPO_LHTGPO 低电平到高电平切换时间CL = 8pF（集总负载），默认寄存器2ns
tGPO_HLTGPO 高电平到低电平切换时间2ns
FPD-LINK III 时序
tLHT低电压差分低电平到高电平切换时间DOUT0+、DOUT0-、
DOUT1+、DOUT1–		80120ps
tHLT低电压差分高电平到低电平切换时间80120ps
tXZD有源输出到关断延时PDB H -> L100300ns
tPLD锁定时间PDB L -> H，输入时钟有效5ms
tSD延时 - 延迟145 × Tns
tJITR输出随机抖动应用 0.3 UI 抖动，CDR BW = f/15 fDSI_CLK = 510MHz（fPCLK = 170MHz，双链路 FPD-Link III，线路速率 = 2.975Gbps），RL = 100Ω3ps(rms)
tJITD输出确定性抖动43ps(p-p)
tJIT输出总抖动0.170.24UIFPD3(1)
EH眼高660mVpp
tJITR输出随机抖动应用 0.3 UI 抖动，CDR BW = f/15 fDSI_CLK = 630MHz（fPCLK = 210MHz，双链路 FPD-Link III，线路速率 = 3.675Gbps），RL = 100Ω3ps(rms)
tJITD输出确定性抖动51ps(p-p)
tJIT输出总抖动0.220.31UIFPD3(1)
EH眼高580mVpp
λSTXBW抖动传递函数（–3dB 带宽）960kHz
δSTX抖动传递函数峰值0.1dB
VBCDR反向通道数据速率默认（解串器）5Mbps
HSCC_MODE（解串器）10
HSCC_MODE（解串器）20
DSI LPRX 接收器
eSPIKE输入脉冲抑制DSI0_D0P、
DSI0_D0N、
DSI0_D1P、
DSI0_D1N、
DSI0_D2P、
DSI0_D2N、
DSI0_D3P、
DSI0_D3N、
DSI0_CLKP、
DS0_CLKN,
DSI1_D0P,
DSI1_D0N,
DSI1_D1P,
DSI1_D1N,
DSI1_D2P,
DSI1_D2N,
DSI1_D3P,
DSI1_D3N,
DSI1_CLKP,
DSI1_CLKN		300V*s
TMIN-RX最小脉冲宽度响应20ns
VINT峰值干扰幅度200mV
fINT干扰频率450MHz
DSI HSRX 接收器
ΔVCMRX(HF)共模干扰 HF通用级变化高于 450MHz
数据速率 ≤ 1.5Gbps		DSI0_D0P、
DSI0_D0N、
DSI0_D1P、
DSI0_D1N、
DSI0_D2P、
DSI0_D2N、
DSI0_D3P、
DSI0_D3N、
DSI0_CLKP、
DS0_CLKN,
DSI1_D0P,
DSI1_D0N,
DSI1_D1P,
DSI1_D1N,
DSI1_D2P,
DSI1_D2N,
DSI1_D3P,
DSI1_D3N,
DSI1_CLKP,
DSI1_CLKN		100mV
ΔVCMRX(LF)共模干扰 LF通用级变化介于 50 和 450MHz 之间
数据速率 ≤ 1.5Gbps		-5050mV
CCM共模终端60pF
DSI 时钟时序
UIDSI-INSTDSI UI 瞬时150Mbps 至 1.5GbpsDSI0_CLKP、
DS0_CLKN、
DSI1_CLKP、
DSI1_CLKN		0.6676.67ns
ΔUIDSIDSI UI 差异UIDSI ≥ 1ns−0.10.1UIDSI(2)
0.667ns < UIDSI < 1ns-0.050.05UIDSI(2)
tDSI_JITDSI 时钟抖动DSI 基准时钟模式，
BRIDGE_CFG2[1:0] = 00b
fPCLK / 40 < 抖动频率 <
fPCLK / 20，TJ@BER<1E-10		0.3UIFPD3(1)
DSI 数据时钟时序
tSETUP(RX)数据到时钟建立时间数据速率 ≤ 1GbpsDSI0_D0P、
DSI0_D0N、
DSI0_D1P、
DSI0_D1N、
DSI0_D2P、
DSI0_D2N、
DSI0_D3P、
DSI0_D3N、
DSI0_CLKP、
DS0_CLKN,
DSI1_D0P,
DSI1_D0N,
DSI1_D1P,
DSI1_D1N,
DSI1_D2P,
DSI1_D2N,
DSI1_D3P,
DSI1_D3N,
DSI1_CLKP,
DSI1_CLKN		-0.150.15UIINST(2)
数据传输速率：1Gbps 至 1.5Gbps−0.20.2
tHOLD(RX)数据到时钟保持时间数据速率 ≤ 1Gbps-0.150.15UIINST(2)
数据速率：1Gbps 至 1.5Gbps−0.20.2
DSI 接收器回波损耗
SDDRXRX 差分回波损耗fLPMAXDSI0_D0P、
DSI0_D0N、
DSI0_D1P、
DSI0_D1N、
DSI0_D2P、
DSI0_D2N、
DSI0_D3P、
DSI0_D3N、
DSI0_CLKP、
DS0_CLKN,
DSI1_D0P,
DSI1_D0N,
DSI1_D1P,
DSI1_D1N,
DSI1_D2P,
DSI1_D2N,
DSI1_D3P,
DSI1_D3N,
DSI1_CLKP,
DSI1_CLKN		>-18dB
fH>-9dB
fMAX>-3dB
SCCRXRX 共模回波损耗1/4 fINT, MIN>0dB
fINT, MIN>-6dB
fMAX>-2.5dB
SDCRXRX 模式转换>0 至 fMAX>-26dB
(1) UIFPD3 - FPD-Link III 单位间隔相当于一个串行数据位宽度。对于单链路模式，1 UIFPD3 = 1/(35* fPCLK)。对于双链路模式，1 UIFPD3 = 1/(35*fPCLK/2)。UIFPD3 随 PCLK 频率而调整。
(2) UIDSI - DSI 单位间隔相当于 DSI 输入的一位周期。1 UIDSI = 1/(2 * fDSI_CLK).