ZHCSJ70C December 2018 – January 2021 DS90UB941AS-Q1
PRODUCTION DATA
模拟间接寄存器摘要列出了 DS90UB941AS-Q1 寄存器的存储器映射寄存器。所有未在模拟间接寄存器摘要中列出的寄存器偏移地址都应视为保留的存储单元,并且不应修改寄存器内容。
寄存器访问是通过间接访问寄存器(IND_ACC_CTL、IND_ACC_ADDR 和 IND_ACC_DATA)的间接访问机制提供的。这些寄存器位于主寄存器空间中的偏移地址 0x40-0x42 处。
间接地址机制涉及设置控制寄存器以选择所需的块,设置寄存器偏移地址,以及读取或写入数据寄存器。此外,控制寄存器中提供了自动递增功能,可以在每次读取或写入数据寄存器后自动递增偏移地址。
对于写入,其过程如下:
如果在 IND_ACC_CTL 寄存器中设置了自动递增,重复步骤 3 将向随后的寄存器偏移位置写入额外的数据字节
对于读取,其过程如下:
如果在 IND_ACC_CTL 寄存器中设置了自动递增,重复步骤 3 会从后续寄存器偏移位置读取额外的数据字节。
偏移量 | 首字母缩写词 | 寄存器名称 | 段 |
---|---|---|---|
0x86 | DSI0_CLK_INVERSION | ||
0x94 | DSI1_CLK_INVERSION |
寄存器访问类型代码显示了适用于此部分中访问类型的代码。
访问类型 | 代码 | 说明 |
---|---|---|
R | R | 只读访问 |
R/W | R/W | 读取/写入访问 |
在 DSI0_CLK_INVERSION 寄存器字段说明中描述了 DSI_PLL_STATE_MC_CTL。
返回到汇总表。
位 | 字段 | 类型 | 复位 | 描述 |
---|---|---|---|---|
7-2 | 保留 | R/W | 2h |
保留 |
1 | DSI0_CLK_INVERSION | R/W | 0h |
反相内部 DSI 采样时钟 1:反相采样时钟(正常工作) |
0 | RESERVED | R/W | 0h | 保留 |
在 DSI0_CLK_INVERSION 寄存器字段说明中描述了 DSI_PLL_STATE_MC_CTL。
返回到汇总表。
位 | 字段 | 类型 | 复位 | 描述 |
---|---|---|---|---|
7-2 | 保留 | R/W | 2h |
保留 |
1 | DSI1_CLK_INVERSION | R/W | 0h |
反相内部 DSI 采样时钟 1:反相采样时钟(正常工作) |
0 | 保留 | R/W | 0h | 保留 |