ZHCSXL5 December   2024 AFE5401-EP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
    1.     引脚功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  数字特性
    7. 5.7  时序要求：输出接口
    8. 5.8  时序要求：复位
    9. 5.9  时序要求：串行接口运行
    10. 5.10 典型特性
  7. 6 参数测量信息
    1. 6.1 时序要求：在输出串行化模式下
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 低噪声放大器 (LNA)
      2. 7.3.2 可编程增益放大器 (PGA)
      3. 7.3.3 抗混叠滤波器
      4. 7.3.4 模数转换器 (ADC)
      5. 7.3.5 数字增益
      6. 7.3.6 输入时钟分频器
      7. 7.3.7 数据输出串行化
      8. 7.3.8 设置模拟输入的输入共模电压
        1. 7.3.8.1 主要通道
        2. 7.3.8.2 辅助通道
    4. 7.4 器件功能模式
      1. 7.4.1 均衡器模式
      2. 7.4.2 数据输出模式
        1. 7.4.2.1 标头
        2. 7.4.2.2 测试图形模式
      3. 7.4.3 奇偶校验
      4. 7.4.4 待机模式和断电模式
      5. 7.4.5 利用数字滤波改善阻带衰减性能
        1. 7.4.5.1 2 倍抽取率模式
        2. 7.4.5.2 4 倍抽取率模式
      6. 7.4.6 诊断模式
      7. 7.4.7 信号链探头
    5. 7.5 编程
      1. 7.5.1 串行接口
      2. 7.5.2 寄存器初始化
        1. 7.5.2.1 寄存器写入模式
        2. 7.5.2.2 寄存器读取模式
      3. 7.5.3 CMOS 输出接口
        1. 7.5.3.1 同步和触发
    6. 7.6 寄存器映射
      1. 7.6.1 功能寄存器映射
      2. 7.6.2 寄存器说明
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 电源时序控制
      2. 8.3.2 电源去耦
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 修订历史记录
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 社区资源
    4. 10.4 商标
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.6.2 寄存器说明

图 7-23 寄存器 0 (00h)
15141312111098
00000000
76543210
000000REG_READ_
EN		SW_RST
位 15:2必须写入 0
位 1REG_READ_EN：寄存器读取模式
0 = 写入（默认）
1 = 启用寄存器读取
位 0SW_RST：软件复位
该位是整个器件的软件复位。该位会自行清除。
图 7-24 寄存器 1 (01h)
15141312111098
00000STDBY00
76543210
DECIMATE_4_ENDIV_REGDIV_FRCDECIMATE_2_ENDIV_ENSE_CLK_
MODE		GLOBAL_PDN
位 15:11必须写入 0
位 10STDBY：完全器件待机
0 = 正常（默认）
1 = 待机
位 9:8必须写入 0
位 7DECIMATE_4_EN
0 = 未启用 4 倍抽取率模式
1 = 启用 4 倍抽取率模式
必须设置 DECIMATE_2_EN 和 FILT_EN 位。
必须写入 FIR 滤波器系数（C1到 C6）才能正常运行。
如果 AFE_CLK 频率 > 25MHz，则必须设置 HF_AFE_CLK_EN。
位 6:5DIV_REG：DIV_FRC 模式下的输入时钟分频比
DIV_REGfAFE_CLK
0CLKIN ÷ 1输入分频器已禁用和旁路
1CLKIN ÷ 2
2CLKIN ÷ 3
3CLKIN ÷ 4
位 4DIV_FRC：强制输入分频比
0 = 根据 CH_OUT_DISx 自动计算（默认）。有关更多详细信息，请参阅表 7-7。
1 = AFE 时钟频率基于 DIV_REG 设置
位 3DECIMATE_2_EN
0 = 正常模式
1 = 启用 2 倍抽取率模式
必须设置 FILT_EN 位，才能正常运行。
必须写入 FIR 滤波器系数（C1到 C6）才能正常运行。
如果 AFE_CLK 频率 > 25MHz，则还必须设置 HF_AFE_CLK_EN。
位 2DIV_EN：启用 CLKIN 分频器
0 = 禁用并旁路（默认）
1 = 启用
位 1SE_CLK_MODE：单端输入时钟配置
0 = 差分（默认）
1 = 单端
位 0GLOBAL_PDN：完全器件断电
0 = 正常（默认）
1 = 全局 PDN
图 7-25 寄存器 2 (02h)
15141312111098
TST_PAT_MODE00000
76543210
0DGPO0_MODEDGPO1_MODE000
位 15:13TST_PAT_MODE：CMOS 输出的测试图形
0 = 正常（默认）
1 = SYNC
2 = 校正
3 = 自定义寄存器 5[15:0]
4 = 全 1
5 = 切换
6 = 全 0
7 = 斜坡
位 12:7必须写入 0
位 6:5DGPO0_MODE：DGPO0 模式配置
0 =低电平（默认）
1 = 奇偶校验
2 = 过载
3 = D[11]
位 4:3DGPO1_MODE：DGPO1 模式配置
0 =低电平（默认）
1 = 奇偶校验
2 = 过载
3 = D[11]
位 2:0必须写入 0
图 7-26 寄存器 3 (03h)
15141312111098
000000TEMP_DATA
76543210
TEMP_DATA
位 15:10忽略位
位 9:0TEMP_DATA：只读温度读数寄存器
数据是 9 位二进制补码格式，单位为摄氏度。
图 7-27 寄存器 4 (04h)
15141312111098
OUT_BLANK_HIZOUT_MODE_
EN		DCLK_INVERTTEMP_CONV_ENTEMP_SENS_EN000
76543210
0000OFF_BIN_
DATA_FMT		000
位 15OUT_BLANK_HIZ：消隐阶段的输出状态
0 = 如果 EN_OUT_MODE = 1，则 D[11:0] 和 D_GPO[1:0] 为低电平（默认）
1 = 如果 EN_OUT_MODE = 1，则 D[11:0] 和 D_GPO[1:0] 为高阻态
有关更多详细信息，请参阅图 7-11。
位 14OUT_MODE_EN：使用 DSYNC2 启用输出模式门控
0 = CMOS 数据始终处于有效状态（默认）
1 = 启用输出模式。仅在采样阶段发送数据。
位 13DCLK_INVERT：反转 DCLK
0 = DCLK 上升沿位于数据的中间位置（默认）
1 = DCLK 下降沿位于数据的中间位置
位 12TEMP_CONV_EN：启用温度传感器输出至数字转换
0 = 保持转换
1 = 转换
位 11TEMP_SENS_EN：启用温度传感器块
0 = 禁用温度传感器
1 = 启用温度传感器
位 10:4必须写入 0
位 3OFF_BIN_DATA_FMT：输出数据格式
0 = 二进制补码（默认）
1 =偏移二进制
位 2:0必须写入 0
图 7-28 寄存器 5 (05h)
15141312111098
CUSTOM_PAT
76543210
CUSTOM_PAT
位 15:0CUSTOM_PAT：自定义图形数据
这些位设置自定义数据模式。
图 7-29 寄存器 6 (06h)
15141312111098
00000000
76543210
00000DIAG_REG[2:0]
位 15:3忽略位
位 2:0DIAG_REG：只读诊断读数寄存器
DIAG_REG[0] = 0：ADC 基准正确
DIAG_REG[1] = 0：指示带隙正确
DIAG_REG[2] = 0：指示时钟生成正确
图 7-30 寄存器 7 (07h)
15141312111098
D_GPO_ENPARITY_ODDSTAT_ENDC_INP_ENDC_INP_PROGDIAG_MODE_EN
76543210
0000FILTER_BWHEADER_MODE
位 15D_GPO_EN：启用 D_GPO 功能
0 = D_GPO[x] 引脚禁用（默认）
1 = D_GPO[x] 引脚启用
位 14PARITY_ODD：奇偶校验类型
0 = 偶数（默认）
1 = 奇数
位 13STAT_EN：启用 ADC 输出的噪声和平均值计算
0 = 默认
1 = 如果设置了 STAT_CALC_CYCLE，则启用噪声和平均值计算。
位 12DC_INP_EN：在 LNA 输入端启用直流模拟电压。在此模式下，均衡器会自动禁用。
0 =正常
1 = 直流输入强制由 DC_INP_PROG 控制。
位 11:9DC_INP_PROG：直流输入可编程性
0 = 0mV
1 = 0mV
2 = 50mV
3 = -50mV		4 = 100mV
5 = -100mV
6 = 100mV
7 = -100mV
位 8DIAG_MODE_EN：启用诊断模式
0 = 禁用诊断电路
1 = 启用诊断电路
位 7:4必须写入 0
位 3:2FILTER_BW：滤波器转角频率
0 = 8MHz（默认）
1 = 7MHz
2 = 10.5MHz
3 = 12MHz
位 1:0HEADER_MODE：标头输出模式
0 = 输出为 ADC 数据（默认）
1 = 输出为标头数据
2 = [温度数据、诊断数据、平均值、噪声、(-1)、(-1)、(-1)、(-1)、(-1)]。重复此数据序列。
3 = 标头数据、温度数据、诊断数据、平均值、噪声、ADC 数据。
更多信息，请参阅图 7-14。
图 7-31 寄存器 8 (08h)
15141312111098
C2_FIR
76543210
DIG_GAIN_C1_FIR
位 15:8C2_FIR：FIR 数字滤波器的系数 C2(1)
2 = 默认值
位 7:0DIG_GAIN_C1_FIR：所有通道共用的数字增益，抽取滤波器的系数 C1
方程式 5. AFE5401-EP

其中：

  • (DIG_GAIN + 32) 为 Mod(2) 128。

更多信息，请参阅图 7-4。

模式C1 功能
具有 MULT_ENDIG_GAIN
具有 DECIMATE_X_ENFIR 数字滤波器的系数 C1
5 = 默认值
(1) C1 至 C6 FIR 滤波器系数采用二进制补码形式。
(2) Mod = 除法的余数。
图 7-32 寄存器 9 (09h)
15141312111098
C4_FIR
76543210
C3_FIR
位 15:8C4_FIR：FIR 数字滤波器的系数 C4(1)
-2 = 默认值
位 7:0C3_FIR：FIR 数字滤波器的系数 C3(1)
-13 = 默认值
图 7-33 寄存器 10 (0Ah)
15141312111098
C6_FIR
76543210
C5_FIR
位 15:8C6_FIR：FIR 数字滤波器的系数 C6(1)
66 = 默认值
位 7:0C5_FIR：FIR 数字滤波器的系数 C5(1)
38 = 默认值
图 7-34 寄存器 15 (0Fh)
15141312111098
00000FAST_DGPO00
76543210
00000000
位 15:11
和位 9:0		必须写入 0
位 10FAST_DGPO：快速 DGPO 输出缓冲器
0 = 默认强度（默认）
1 = D_GPO[x] 引脚上具有更高的驱动强度。
必须写入 0
图 7-35 寄存器 19 (13h)
15141312111098
0OB_DISABLESTR_CTRL_CLKSTR_CTRL_DATA
76543210
STR_CTRL_DATA000000
位 15、位 5:0必须写入 0
位 14OB_DISABLE：CMOS 输出缓冲器 D[11:0]，DCLK 禁用
0 = CMOS 输出缓冲器处于活动状态
1 = CMOS 输出缓冲器处于高阻态
位 13:10STR_CTRL_CLK：控制 CMOS 输出 DCLK 缓冲器的强度
STR_CTRL_CLK驱动强度DRVDD (V)
0默认强度 (CLOAD = 5pF)3.3
6最大强度 (CLOAD = 15pF)3.3
5默认强度 (CLOAD = 5pF)1.8
14最大强度 (CLOAD = 15pF)1.8
所有其他选项保留。
位 9:6STR_CTRL_DATA：控制 CMOS 输出数据缓冲器的强度
STR_CTRL_DATA驱动强度DRVDD (V)
0默认强度 (CLOAD = 5pF)3.3
6最大强度 (CLOAD = 15pF)3.3
5默认强度 (CLOAD = 5pF)1.8
14最大强度 (CLOAD = 15pF)1.8
所有其他选项保留。
图 7-36 寄存器 21 (15h)
15141312111098
DELAY_COUNT[23:16]
76543210
SAMPLE_COUNT[23:16]
位 15:8DELAY_COUNT[23:16]：延迟计数器，高位
这些位以 tAFE_CLK 为单位确定延迟相位。
DELAY_PHASE = (DELAY_COUNT + 1) × tAFE_CLK.
DELAY_COUNT 的有效范围为 0 至 (224 – 2)。
DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 (224 – 2)。
位 7:0SAMPLE_COUNT[23:16]：采样计数器，高位
这些位以 tAFE_CLK 为单位确定采样相位。
采样相位 = (SAMPLE_COUNT + 1) × tAFE_CLK。
SAMPLE_COUNT 的有效范围为 0 至 (224 – 2)。
DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 (224 – 2)。
图 7-37 寄存器 22 (16h)
15141312111098
DELAY_COUNT[15:0]
76543210
DELAY_COUNT[15:0]
位 15:0DELAY_COUNT[15:0]：延迟计数器，低位
这些位以 tAFE_CLK 为单位确定延迟相位。
DELAY_PHASE = (DELAY_COUNT + 1) × tAFE_CLK.
DELAY_COUNT 的有效范围为 0 至 (224 – 2)。
DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 (224 – 2)。
图 7-38 寄存器 23 (17h)
15141312111098
SAMPLE_COUNT[15:0]
76543210
SAMPLE_COUNT[15:0]
位 15:0SAMPLE_COUNT[15:0]：采样计数器，低位
这些位以 tAFE_CLK 为单位确定采样相位。
采样相位 = (SAMPLE_COUNT + 1) × tAFE_CLK。
SAMPLE_COUNT 的有效范围为 0 至 (224 – 2)。
DELAY_COUNT + SAMPLE_COUNT 的最大支持值为 (224 – 2)。
图 7-39 寄存器 24 (18h)
15141312111098
TRIG_FALLDSYNC1_
START_LOW		0DSYNC_EN0COMP_DSYNC1[15:6]
76543210
COMP_DSYNC1[15:6]0
位 15TRIG_FALL
0 = TRIG 事件位于 TRIG 上升沿
1 = TRIG 事件位于 TRIG 下降沿
位 14DSYNC1_START_LOW：选择 DSYNC1 起始电平
0 = DSYNC1 以逻辑高电平启动（默认）
1 = DSYNC1 以逻辑低电平启动
位 13必须写入 0
位 12DSYNC_EN：启用 DSYNC1/2 生成
0 = 禁用 DSYNC1/2 信号（默认 - 逻辑低电平）
1 = 启用 DSYNC1/2 信号
位 11必须写入 0
位 10:1COMP_DSYNC1[15:6]：DSYNC1，高位
这些位以 tAFE_CLK 周期数确定 DSYNC1 周期。当 COMP_DSYNC1 = 0 或 1 时，DSYNC1 为静态。
位 0必须写入 0
图 7-40 寄存器 25 (19h)
15141312111098
COMP_DSYNC1[5:0]00
76543210
DSYNC2_LOW[23:16]
位 15:10COMP_DSYNC1[5:0]：DSYNC1，低位
这些位以 tAFE_CLK 周期数确定 DSYNC1 周期。当 COMP_DSYNC1 = 0 或 1 时，DSYNC1 为静态。
位 9:8必须写入 0
位 7:0DSYNC2_LOW[23:16]：DSYNC2，高位
DSYNC2 的低电平脉冲持续时间，以 tAFE_CLK 时钟数表示。
图 7-41 寄存器 26 (1Ah)
15141312111098
DSYNC2_LOW[15:0]
76543210
DSYNC2_LOW[15:0]
位 15:0DSYNC2_LOW[15:0]：DSYNC2，低位
DSYNC2 的低电平脉冲持续时间，以 tAFE_CLK 时钟数表示。
图 7-42 寄存器 27 (1Bh)
15141312111098
DSYNC1_HIGH
76543210
DSYNC1_HIGH
位 15:0DSYNC1_HIGH：DSYNC1
DSYNC1 的高电平脉冲持续时间，以 tAFE_CLK 时钟数表示。
DSYNC1 高电平 = 在[(DSYNC1_HI + COMP_DSYNC1 ÷ 2) Mod (1) COMP_DSYNC1] 内为高电平(1)
(1) Mod = 除法的余数
图 7-43 寄存器 29 (1Dh)
15141312111098
OFFSET_DIS0STAT_CH_SEL00STAT_CALC_CYCLE
76543210
STAT_CALC_CYCLE0000STAT_CH_AUTO_SEL
位 15OFFSET_DIS：通道输出的旁路偏移增量
0 = 默认。OFFSET_CHx 寄存器值会加到通道输出上。
1 = 禁用偏移。OFFSET_CHx 寄存器值不会加到通道输出上。
位 14始终写入 0
位 13:12STAT_CH_SEL：用于 STAT 模块计算的手动通道选择
0 = 通道 1
1 = 通道 2
2 = 通道 3
3 = 通道 4
位 11:10始终写入 0
位 9:5STAT_CALC_CYCLE
用于 STAT 计算的 ADC 样本数 = 2STAT_CALC_CYCLE+1，STAT_CALC_CYCLE 范围 = 0 至 30
以及位 4:1始终写入 0
位 0STAT_CH_AUTO_SEL：用于 SNR 计算的自动通道选择
0 = 静态，计算基于 STAT_CH_SEL 选择
1 = 自动，全部四个通道按顺序完成计算
图 7-44 寄存器 30 (1Eh)
15141312111098
0000000MULT_EN
76543210
FILT_EN0000000
位 15:9必须写入 0
位 8MULT_EN：通道乘法器使能
0 = 禁用乘法器
1 = 启用乘法器。对于数字增益，必须写入 DIG_GAIN_C1_FIR。
位 7FILT_EN：数字抽取滤波器使能
0 = 禁用滤波器
1 = 启用标准 11 抽头对称 FIR 数字滤波器。
位 6:0必须写入 0
图 7-45 寄存器 32 (20h)
15141312111098
0000HEADER_CH1
76543210
HEADER_CH1
位 15:12必须写入 0
位 11:0HEADER_CH1：通道 1 的标头信息
这些位提供通道 1 的标头信息。
图 7-46 寄存器 33 (21h)
15141312111098
CH_OUT_DIS1AUX_CH1_ENPDN_CH1INVERT_ CH100OFFSET_CH1
76543210
OFFSET_CH1
位 15CH_OUT_DIS1：通道 1 禁用
通道 1 未多路复用输出。
0 = 通道 1 为输出（默认）
1 = 通道 1 不是输出
位 14AUX_CH1_EN：启用通道 1 的辅助通道
0 = 滤波器（默认）
1 = 辅助
位 13PDN_CH1：通道 1 断电
0 = 运行（默认）
1 = 断电
位 12INVERT_CH1：反转通道 1 输出
0 = 正常输出（默认）
1 = 反转输出
位 11:10必须写入 0
位 9:0OFFSET_CH1：通道 1 范围的输出偏移
输出偏移值 = OFFSET_CH1 ÷ 4，输出偏移值会加到通道输出上。
图 7-47 寄存器 34 (22h)
15141312111098
00MEAN_CH1
76543210
MEAN_CH1
位 15:14必须写入 0
位 13:0MEAN_CH1：通道 1 的平均值（只读寄存器）
这些位提供由 STAT 模块为通道 1 计算的平均值信息。
图 7-48 寄存器 35 (23h)
15141312111098
00NOISE_CH1
76543210
NOISE_CH1
位 15:14必须写入 0
位 13:0NOISE_CH1：通道 1 的噪声（只读寄存器）
这些位提供由 STAT 模块为通道 1 计算的噪声信息。
图 7-49 寄存器 36 (24h)
15141312111098
0000HEADER_CH2
76543210
HEADER_CH2
位 15:12必须写入 0
位 11:0HEADER_CH2：通道 2 的标头信息
这些位提供通道 2 的标头信息。
图 7-50 寄存器 37 (25h)
15141312111098
CH_OUT_DIS2AUX_CH2_ENPDN_CH2INVERT_CH200OFFSET_CH2
76543210
OFFSET_CH2
位 15CH_OUT_DIS2：通道 2 禁用
通道 2 未多路复用输出。
0 = 通道 2 为输出（默认）
1 = 通道 2 不是输出
位 14AUX_CH2_EN：启用通道 2 的辅助通道
0 = 滤波器（默认）
1 = 辅助
位 13PDN_CH2：通道 2 断电
0 = 运行（默认）
1 = 断电
位 12INVERT_CH2：反转通道 2 输出
0 = 正常（默认）
1 = 反转输出
位 11:10必须写入 0
位 9:0OFFSET_CH2：通道 2 的输出偏移
输出偏移值 = OFFSET_CH2 ÷ 4，输出偏移值会加到通道输出上
图 7-51 寄存器 38 (26h)
15141312111098
00MEAN_CH2
76543210
MEAN_CH2
位 15:14必须写入 0
位 13:0MEAN_CH2：通道 2 的平均值（只读寄存器）
这些位提供由 STAT 模块为通道 2 计算的平均值信息。
图 7-52 寄存器 39 (27h)
15141312111098
00NOISE_CH2
76543210
NOISE_CH2
位 15:14必须写入 0
位 13:0NOISE_CH2：通道 2 的噪声（只读寄存器）
这些位提供由 STAT 模块为通道 2 计算的噪声信息。
图 7-53 寄存器 40 (28h)
15141312111098
0000HEADER_CH3
76543210
HEADER_CH3
位 15:12必须写入 0
位 11:0HEADER_CH3：通道 3 的标头信息
这些位提供通道 3 的标头信息。
图 7-54 寄存器 41 (29h)
15141312111098
CH_OUT_DIS3AUX_CH3_ENPDN_CH3INVERT_CH300OFFSET_CH3
76543210
OFFSET_CH3
位 15CH_OUT_DIS3：通道 3 禁用
通道 3 未多路复用输出。
0 = 通道 3 为输出（默认）
1 = 通道 3 不是输出
位 14AUX_CH3_EN：启用通道 3 的辅助通道
0 = 滤波器（默认）
1 = 辅助
位 13PDN_CH3：通道 3 断电
0 = 运行（默认）
1 = 断电
位 12INVERT_CH3：反转通道 3 输出
0 = 正常（默认）
1 = 反转输出
位 11:10必须写入 0
位 9:0OFFSET_CH3：通道 3 的输出偏移
输出偏移值 = OFFSET_CH3 ÷ 4，输出偏移值会加到通道输出上
图 7-55 寄存器 42 (2Ah)
15141312111098
00MEAN_CH3
76543210
MEAN_CH3
位 15:14必须写入 0
位 13:0MEAN_CH3：通道 3 的平均值（只读寄存器）
这些位提供由 STAT 模块为通道 3 计算的平均值信息。
图 7-56 寄存器 43 (2Bh)
15141312111098
00NOISE_CH3
76543210
NOISE_CH3
位 15:14必须写入 0
位 13:0NOISE_CH3：通道 3 的噪声（只读寄存器）
这些位提供由 STAT 模块为通道 3 计算的噪声信息。
图 7-57 寄存器 44 (2Ch)
15141312111098
0000HEADER_CH4
76543210
HEADER_CH4
位 15:12必须写入 0
位 11:0HEADER_CH4：通道 4 的标头信息
这些位提供通道 4 的标头信息。
图 7-58 寄存器 45 (2Dh)
15141312111098
CH_OUT_DIS4AUX_CH4_ENPDN_CH4INVERT_CH400OFFSET_CH4
76543210
OFFSET_CH4
位 15CH_OUT_DIS1：通道 4 禁用
通道 4 未多路复用输出。
0 = 通道 4 为输出（默认）
1 = 通道 4 不是输出
位 14AUX_CH4_EN：启用通道 4 的辅助通道
0 = 滤波器（默认）
1 = 辅助
位 13PDN_CH4：通道 4 断电
0 = 运行（默认）
1 = 断电
位 12INVERT_CH4：反转通道 4 输出
0 = 正常（默认）
1 = 反转输出
位 11:10必须写入 0
位 9:0OFFSET_CH4：通道 4 的输出偏移
输出偏移值 = OFFSET_CH4 ÷ 4，输出偏移值会加到通道输出上
图 7-59 寄存器 46 (2Eh)
15141312111098
00MEAN_CH4
76543210
MEAN_CH4
位 15:14必须写入 0
位 13:0MEAN_CH4：通道 4 的平均值（只读寄存器）
这些位提供由 STAT 模块为通道 4 计算的平均值信息。
图 7-60 寄存器 47 (2Fh)
15141312111098
00NOISE_CH4
76543210
NOISE_CH4
位 15:14必须写入 0
位 13:0NOISE_CH4：通道 4 的噪声（只读寄存器）
这些位提供由 STAT 模块为通道 4 计算的噪声信息。
图 7-61 寄存器 65 (41h)
15141312111098
00000TERM_INT_
20K_AUX		00
76543210
00000000
位 15:11必须写入 0
位 10TERM_INT_20K_AUX：辅助输入端接
该位对所有通道通用。该位提供 20kΩ 的辅助输入内部差分端接。
0 = 2kΩ 差分电阻（默认）
1 = 20kΩ 差分电阻
位 9:0必须写入 0
图 7-62 寄存器 69 (45h)
15141312111098
TERM_INT_
20K_LNA		LNA_GAINPGA_GAIN
76543210
PGA_GAINEQ_EN000000
位 15TERM_INT_20K_LNA：LNA 输入端接
该位对所有通道通用。该位提供 20kΩ 的 LNA 输入内部差分端接。
0 = 2kΩ 差分电阻（默认）
1 = 20kΩ 差分电阻
位 14:13LNA_GAIN：LNA 增益
这些位对所有通道通用。
0 = 15dB（默认）
1 = 18dB
2 = 12dB
3 = 16.5dB
位 12:7PGA_GAIN：PGA 增益
这些位对所有通道通用。PGA 增益 = 0dB、3dB、6dB、9dB、12dB、15dB、18dB、21dB、24dB、27dB 和 30dB。
0 = 0dB
1 = 3dB
2 = 6dB
3 = 9dB
4 = 12dB
5 = 15dB		6 = 18dB
7 = 21dB
8 = 24dB
9 = 27dB
10 = 30dB

位 6EQ_EN：均衡器使能
这些位对所有通道通用。
0 = 禁用（默认）
1 = 启用
位 5:0必须写入 0
图 7-63 寄存器 70 (46h)
15141312111098
0HPL_EN000000
76543210
000000VOUT_ON_ADC
位 15必须写入 0
位 14HPL_EN：高性能线性模式
0 = 默认
1 = 通过增加功率耗散改善线性度 (HD3)
位 13:2必须写入 0
位 1:0VOUT_ON_ADC：检查 ADC 输入上的模拟块输出
0 = LNA + 抗混叠滤波器 + ADC（默认）
1 = LNA + ADC
2 = AMP1 + ADC
3 = AMP2 + ADC
图 7-64 寄存器 71 (47h)
15141312111098
00000000
76543210
0000HIGH_POW_
LNA		EQ_EN_LOW_
FC		00
位 15:4必须写入 0
位 3HIGH_POW_LNA
0 = 默认模式
1 = 与默认模式相比，高功率 LNA 可改善高 LNA 和 PGA 增益下的通道输入参考噪声。此模式会增加功耗。
位 2EQ_EN_LOW_FC：启用均衡器低频转角频率
0 = 禁用
1 = 启用；还必须针对此模式启用 EQ_EN
位 1:0必须写入 0
图 7-65 寄存器 100 (64h)
15141312111098
0HF_AFE_CLK_EN00000
76543210
00000000
位 15必须写入 0
位 14:13HF_AFE_CLK_EN
0 = 默认
3 = 对于 fAFE_CLK > 25 MHz（在抽取模式下）
位 12:0必须写入 0