Firmware
ADC12DJ5200RF
12-Bit-RF-Sampling-ADC mit 5.2-Zweikanal-GSPS oder 10.4-Zweikanal-GSPS
Datenblatt
ADC12DJ5200RF
- ADC core:
- 12-bit resolution
- Up to 10.4GSPS in single-channel mode
- Up to 5.2GSPS in dual-channel mode
- Performance specifications:
- Noise floor (–20dBFS, VFS = 1VPP-DIFF):
- Dual-channel mode: –151.8dBFS/Hz
- Single-channel mode: –154.4dBFS/Hz
- ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
- Noise floor (–20dBFS, VFS = 1VPP-DIFF):
- Buffered analog inputs with VCMI of 0V:
- Analog input bandwidth (–3dB): 8GHz
- Usable input frequency range: > 10GHz
- Full-scale input voltage (VFS, default): 0.8VPP
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- 4x, 8x, 16x and 32x complex decimation
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 4W
- Power supplies: 1.1V, 1.9V
The ADC12DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ5200RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
Ähnliche Produkte, die für Sie interessant sein könnten
Drop-In-Ersatz mit gegenüber dem verglichenen Baustein verbesserter Funktionalität
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 16 Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
ADC12DJ5200RFEVM — ADC12DJ5200RF-Evaluierungsmodul mit RF-Abtast-12-Bit Dual 5,2 GSPS oder Single 10,4 GSPS ADC
Das EVM ADC12DJ5200RF wurde entwickelt, um die ADC12DJ5200RF-Familie von Hochgeschwindigkeits-Analog-Digital-Wandlern (ADCs) auszuwerten. Das EVM ist mit dem ADC12DJ5200RF bestückt, einem 12-Bit, Dual-Kanal 5,2 GSPS oder Einzel-Kanal 10,4 GSPS ADC mit JESD204B-Schnittstelle, und ermöglicht die (...)
Evaluierungsplatine
TRF1208-ADC12DJ5200RFEVM — TRF1208 Evaluierungsmodul für voll differenziellen Verstärker für die Hochgeschwindigkeits-RF-Abtast
Das EVM TRF1208-ADC12DJ5200RF wurde entwickelt, um die ADC12DJ5200RF-Familie von Hochgeschwindigkeits-Analog-Digital-Wandlern (ADCs) auszuwerten. Das EVM ist mit dem ADC12DJ5200RF bestückt, einem 12-Bit, Dual-Kanal 5,2 GSPS oder Einzel-Kanal 10,4 GSPS ADC mit JESD204B-Schnittstelle, und ermöglicht (...)
Evaluierungsplatine
ANNAP-3P-WWDM60 — Annapolis Microsystems 4-Kanal-ADC, 2-Kanal-DAC FPGA-Mezzanine-Karte für bis zu 10 GSPS
This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
Firmware
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
Unterstützte Produkte und Hardware
GUI für Evaluierungsmodul (EVM)
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
Unterstützte Produkte und Hardware
Simulationsmodell
ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)
SLVMD65A.ZIP (49879 KB) - IBIS-AMI Model
Berechnungstool
ADC12DJ5200RF-CALC — ADC12DJ5200RF input network full-scale calculation tool.
Calculation tool referenced in application note SLVAFZ7.
Unterstützte Produkte und Hardware
Berechnungstool
ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input
DC accuracy calculator which accounts for ADC and amplifier noise and imperfections.
Unterstützte Produkte und Hardware
Berechnungstool
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.
In the concept phase, a frequency-planning tool enables fine tuning of (...)
Unterstützte Produkte und Hardware
Designtool
SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package
Unterstützte Produkte und Hardware
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Referenzdesigns
TIDA-01027 — Referenzdesign für Stromversorgung mit geringem Rauschverhalten zur Maximierung der Leistung von 12,
Dieses Referenzdesign demonstriert ein effizientes, rauscharmes Fünf-Schienen-Stromversorgungsdesign für sehr schnelle Datenerfassungssysteme (Data Acquisition, DAQ) mit einer Leistung von > 12,8 GSPS. Die DC/DC-Wandler der Stromversorgung sind frequenzsynchronisiert und phasenverschoben, um die (...)
Referenzdesigns
TIDA-01028 — Referenzdesign für analoges Frontend mit 12,8 GSPS für Highspeed-Oszilloskope und Digitalisierer mit
Dieses Referenzdesign zeigt ein praktisches Beispiel von verschachtelten Analog/Digital-Wandlern (ADCs) zur HF-Abtastung, um eine Abtastrate von 12,8 GSPS zu erreichen. Dazu werden zwei ADCs zur HF-Abtastung zeitverschachtelt. Die Verschachtelung erfordert eine Phasenverschiebung zwischen den (...)
Referenzdesigns
TIDA-010128 — Skalierbares 20,8-GSPS-Referenzdesign für Digitalisierer mit 12 Bit
Dieses Referenzdesign beschreibt ein 20,8-GSPS-Abtastsystem unter Verwendung von Analog-Digital-Wandlern (ADCs) mit HF-Abtastung in einer zeitverschachtelten Konfiguration. Die Zeitverschachtelung ist eine bewährte und traditionelle Methode zur Erhöhung der Abtastrate. Allerdings ist die Anpassung (...)
| Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
| FCCSP (ZEG) | 144 | Ultra Librarian |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.