Home Datenwandler Analog-Digital-Wandler (ADCs) Highspeed-ADCs (≥ 10 MSPS)
Home
Datenwandler
Analog-Digital-Wandler (ADCs)
Highspeed-ADCs (≥ 10 MSPS)

ADC32RF45

AKTIV

Zweikanaliger, 14-Bit, 3 GSPS Analog-Digital-Wandler (ADC) mit RF-Abtastung

Jetzt bestellen
Datenblatt

ADC32RF45

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Sample rate (max) (Msps) 3000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.35 Power consumption (typ) (mW) 6400 Architecture Pipeline SNR (dB) 63 ENOB (Bits) 10 SFDR (dB) 77 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 3000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.35 Power consumption (typ) (mW) 6400 Architecture Pipeline SNR (dB) 63 ENOB (Bits) 10 SFDR (dB) 77 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (RMP) 72 100 mm² 10 x 10
  • 14-Bit, Dual-Channel, 3.0-GSPS ADC
  • Noise Floor: –155 dBFS/Hz
  • RF Input Supports Up to 4.0 GHz
  • Aperture Jitter: 90 fS
  • Channel Isolation: 95 dB at fIN = 1.8 GHz
  • Spectral Performance (fIN = 900 MHz, –2 dBFS):
    • SNR: 60.9 dBFS
    • SFDR: 67-dBc HD2, HD3
    • SFDR: 77-dBc Worst Spur
  • Spectral Performance (fIN = 1.78 GHz, –2 dBFS):
    • SNR: 58.8 dBFS
    • SFDR: 66-dBc HD2, HD3
    • SFDR: 75-dBc Worst Spur
  • On-Chip Digital Down-Converters:
    • Up to 4 DDCs (Dual-Band Mode)
    • Up to 3 Independent NCOs per DDC
  • On-Chip Input Clamp for Overvoltage Protection
  • Programmable On-Chip Power Detectors with Alarm Pins for AGC Support
  • On-Chip Dither
  • On-Chip Input Termination
  • Input Full-Scale: 1.35 VPP
  • Support for Multi-Chip Synchronization
  • JESD204B Interface:
    • Subclass 1-Based Deterministic Latency
    • 4 Lanes Per Channel at 12.5 Gbps
  • Power Dissipation: 3.2 W/Ch at 3.0 GSPS
  • 72-Pin VQFN Package (10 mm × 10 mm)
  • 14-Bit, Dual-Channel, 3.0-GSPS ADC
  • Noise Floor: –155 dBFS/Hz
  • RF Input Supports Up to 4.0 GHz
  • Aperture Jitter: 90 fS
  • Channel Isolation: 95 dB at fIN = 1.8 GHz
  • Spectral Performance (fIN = 900 MHz, –2 dBFS):
    • SNR: 60.9 dBFS
    • SFDR: 67-dBc HD2, HD3
    • SFDR: 77-dBc Worst Spur
  • Spectral Performance (fIN = 1.78 GHz, –2 dBFS):
    • SNR: 58.8 dBFS
    • SFDR: 66-dBc HD2, HD3
    • SFDR: 75-dBc Worst Spur
  • On-Chip Digital Down-Converters:
    • Up to 4 DDCs (Dual-Band Mode)
    • Up to 3 Independent NCOs per DDC
  • On-Chip Input Clamp for Overvoltage Protection
  • Programmable On-Chip Power Detectors with Alarm Pins for AGC Support
  • On-Chip Dither
  • On-Chip Input Termination
  • Input Full-Scale: 1.35 VPP
  • Support for Multi-Chip Synchronization
  • JESD204B Interface:
    • Subclass 1-Based Deterministic Latency
    • 4 Lanes Per Channel at 12.5 Gbps
  • Power Dissipation: 3.2 W/Ch at 3.0 GSPS
  • 72-Pin VQFN Package (10 mm × 10 mm)

The ADC32RF45 device is a 14-bit, 3.0-GSPS, dual-channel, analog-to-digital converter (ADC) that supports RF sampling with input frequencies up to 4 GHz and beyond. Designed for high signal-to-noise ratio (SNR), the ADC32RF45 delivers a noise spectral density of –155 dBFS/Hz as well as dynamic range and channel isolation over a large input frequency range. The buffered analog input with on-chip termination provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy.

Each ADC channel can be connected to a dual-band, digital down-converter (DDC) with up to three independent, 16-bit numerically-controlled oscillators (NCOs) per DDC for phase-coherent frequency hopping. Additionally, the ADC is equipped with front-end peak and RMS power detectors and alarm functions to support external automatic gain control (AGC) algorithms.

The ADC32RF45 supports the JESD204B serial interface with subclass 1-based deterministic latency using data rates up to 12.5 Gbps with up to four lanes per ADC. The device is offered in a 72-pin VQFN package (10 mm × 10 mm) and supports the industrial temperature range (–40°C to +85°C).

The ADC32RF45 device is a 14-bit, 3.0-GSPS, dual-channel, analog-to-digital converter (ADC) that supports RF sampling with input frequencies up to 4 GHz and beyond. Designed for high signal-to-noise ratio (SNR), the ADC32RF45 delivers a noise spectral density of –155 dBFS/Hz as well as dynamic range and channel isolation over a large input frequency range. The buffered analog input with on-chip termination provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy.

Each ADC channel can be connected to a dual-band, digital down-converter (DDC) with up to three independent, 16-bit numerically-controlled oscillators (NCOs) per DDC for phase-coherent frequency hopping. Additionally, the ADC is equipped with front-end peak and RMS power detectors and alarm functions to support external automatic gain control (AGC) algorithms.

The ADC32RF45 supports the JESD204B serial interface with subclass 1-based deterministic latency using data rates up to 12.5 Gbps with up to four lanes per ADC. The device is offered in a 72-pin VQFN package (10 mm × 10 mm) and supports the industrial temperature range (–40°C to +85°C).

filter Andere Highspeed-ADCs (≥ 10 MSPS) suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 21
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet ADC32RF45 Dual-Channel, 14-Bit, 3.0-GSPS, Analog-to-Digital Converter datasheet (Rev. C) PDF | HTML 06 Dez 2016
Application note Clocking Optimization for RF Sampling Analog-to-Digital Converters (Rev. A) PDF | HTML 07 Apr 2021
Application note Spurs Analysis in the RF Sampling ADC 09 Feb 2018
Application note Configuration Files for ADC32RF45, ADC32RF83, and ADC32RF80 (Rev. B) 05 Sep 2017
Analog Design Journal Designing a modern power supply for RF sampling converters 26 Apr 2017
Technical article RF sampling: Learning more about latency PDF | HTML 09 Feb 2017
Technical article Why phase noise matters in RF sampling converters PDF | HTML 28 Nov 2016
Technical article How to minimize filter loss when you drive an ADC PDF | HTML 20 Okt 2016
Technical article RF sampling: analog-to-digital converter linearity sets sensitivity PDF | HTML 29 Sep 2016
Design guide Wideband Receiver With 66AK2L06 JESD204B Attach to ADC32RF80 Reference Design 23 Sep 2016
Application note RF Sampling ADC with 800MHz of IBW LTE 08 Sep 2016
Application note ADC32RF45: Amplifier to ADC Interface (Rev. A) 07 Sep 2016
Technical article RF sampling: linearity performance is not so straightforward PDF | HTML 30 Aug 2016
White paper Analog advancements make waves in 5G communications 12 Aug 2016
Analog Design Journal How unmatched impedance at the clock input of an RF ADC affects SNR and jitter 21 Jul 2016
Technical article What’s the fuss about noise in RF sampling converters? PDF | HTML 20 Jul 2016
Technical article Blast past interference using digital-down converters in RF sampling receivers PDF | HTML 23 Jun 2016
Technical article Push your receiver bandwidths past 1-GHz in high-end applications PDF | HTML 26 Mai 2016
Technical article How to complete your RF sampling solution PDF | HTML 18 Mai 2016
Application note S-Parameters for ADC32RF45: Modeling and Application 16 Mai 2016
Application note Implementing JESD204B SYSREF and Achieving Deterministic Latency with ADC32RF45 10 Mai 2016

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

TSW40RF80EVM — 2T2R RF-Abtastungs-Transceiver mit dualen 14 Bit, 3 GSPS ADC/9GSPS DAC-Taktungslösungen – Evaluierun

Das Evaluierungsmodul (EVM) TSW40RF80 ist ein RF-Sampling-Transceiver mit zwei Sende- und zwei Empfangsketten (2T2R) – Referenzdesign. Das Modul enthält den zweikanaligen Digital-Analog-Wandler (DAC) DAC38RF80 mit HF-Abtastung und den zweikanaligen Analog-Digital-Wandler (ADC) ADC32RF45 mit (...)

Benutzerhandbuch: PDF
Nicht verfügbar auf TI.com
Firmware

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Anfordern
GUI für Evaluierungsmodul (EVM)

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Herunterladen
GUI für Evaluierungsmodul (EVM)

SBAC148 — ADC32RFxxEVM SPI GUI Installer

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Herunterladen
Simulationsmodell

ADC32RF45 IBIS Model

SBAM273.ZIP (46 KB) - IBIS Model
Herunterladen
Simulationsmodell

ADC32RF45 IBIS-AMI Model

SBAM274.ZIP (3109 KB) - IBIS-AMI Model
Herunterladen
Berechnungstool

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Herunterladen
Gerberdatei

ADC32RFxxEVM Design Package

SBAC147.ZIP (7034 KB)
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Referenzdesigns

TIDA-01161 — Referenzdesign für Empfänger mit HF-Abtastung und 1 GHz Signalbandbreite

Die HF-Abtastarchitektur bietet eine Alternative zur traditionellen Super-Heterodyn-Architektur. Ein Analog-Digital-Wandler (ADC) mit HF-Abtastung arbeitet mit einer hohen Abtastrate und wandelt HF-Funkfrequenzen direkt in digitale Signale um. Aufgrund der hohen Abtastrate unterstützt die (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01435 — Zero-IF-Referenzdesign mit hoher Bandbreite für Mikrowellen-Backhaul

Das TSW40RF82EVM-Referenzdesign bietet eine Plattform zur Verbindung des DAC38RF82 über eine Schnittstelle an einen Hochleistungsmodulator – das TRF370417EVM. Das TRF370417EVM kann Breitbandsignale mit bis zu 6 GHz modulieren, wie es für eine Mikrowellen-Backhaul-Anwendung typisch wäre. Der (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01247 — Effizientes, LDO-freies Stromversorgungs-Netzwerk-Referenzdesign für RF-Abtastungs-ADC

Dieses Referenzdesign demonstriert ein vereinfachtes und effizientes Netzwerk zur Stromversorgung eines ADC32RFxx-Bausteins. Alle drei Stromversorgungsdomänen des Analog-Digital-Wandlers (ADC) werden mit einem Schaltregler versorgt, um die Verwendung eines Stromversorgungsnetzwerks ohne Low-Dropout (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01163 — Multiband-RF-Abtastempfänger – Referenzdesign

Der HF-Abtastempfänger erfasst Signale direkt im Hochfrequenzband (HF). In einer Multiband-Anwendung sind die gewünschten Signale zwar nicht sehr breitbandig, aber sie werden innerhalb des Spektrums weit auseinander platziert. Das Referenzdesign erfasst Signale in verschiedenen HF-Bändern und (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-01016 — Taktungsreferenzdesign für RF-Abtast-ADCs in Signalanalysatoren und Drahtlos-Testern

TIDA-01016 ist eine Taktlösung für hoch dynamische Highspeed-ADC. HF-Eingangssignale werden direkt mit dem HF-Abtastansatz des Highspeed-ADC erfasst. Der ADC32RF45 ist ein zweikanaliger 14-Bit-3-GSPS-ADC mit HF-Abtastung. Die 3-dB-Eingangsbandbreite beträgt 3,2 GHz und erfasst Signale bis zu (...)
Design guide: PDF
Schaltplan: PDF
Referenzdesigns

TIDA-00814 — RF-Abtastungs-S-Band-Radarempfänger – Referenzdesign

Ein direkter HF-Abtastempfänger-Ansatz für ein im S-Band betriebenes Radarsystem wird mit dem 14-Bit-Analog-Digital-Wandler (ADC) ADC32RF45 mit 3 GSPS demonstriert. Die HF-Abtastung reduziert die Komplexität eines Systems, indem sie die Abwärtswandlung eliminiert und die Verwendung einer hohen (...)
Design guide: PDF
Schaltplan: PDF
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFNP (RMP) 72 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos