ZHCUCH3A November   2024  – March 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   使用前必读
    1.     关于本手册
    2.     德州仪器 (TI) 相关文档
    3.     术语表
    4.     支持资源
    5.     商标
  3. 1架构概述
    1. 1.1 CPU 简介
    2. 1.2 数据类型
    3. 1.3 C29x CPU 系统架构
      1. 1.3.1 仿真逻辑
      2. 1.3.2 CPU 接口总线
    4. 1.4 存储器映射
  4. 2中央处理单元 (CPU)
    1. 2.1 C29x CPU 架构
      1. 2.1.1 特性
      2. 2.1.2 方框图
    2. 2.2 CPU 寄存器
      1. 2.2.1 寻址寄存器 (Ax/XAx)
      2. 2.2.2 定点寄存器 (Dx/XDx)
      3. 2.2.3 浮点寄存器 (Mx/XMx)
      4. 2.2.4 程序计数器 (PC)
      5. 2.2.5 返回程序计数器 (RPC)
      6. 2.2.6 状态寄存器
        1. 2.2.6.1 中断状态寄存器 (ISTS)
        2. 2.2.6.2 解码阶段状态寄存器 (DSTS)
        3. 2.2.6.3 执行阶段状态寄存器 (ESTS)
    3. 2.3 指令打包
      1. 2.3.1 独立指令和限制
      2. 2.3.2 指令超时
    4. 2.4 栈
      1. 2.4.1 软件栈
      2. 2.4.2 受保护的调用栈
      3. 2.4.3 实时中断/NMI 栈
  5. 3中断
    1. 3.1 CPU 中断架构方框图
    2. 3.2 RESET、NMI、RTINT 和 INT
      1. 3.2.1 RESET（CPU 复位）
        1. 3.2.1.1 所需指令 (RESET)
      2. 3.2.2 NMI（不可屏蔽中断）
        1. 3.2.2.1 阻止和屏蔽 (NMI)
        2. 3.2.2.2 信号传播 (NMI)
        3. 3.2.2.3 栈 (NMI)
        4. 3.2.2.4 所需指令(NMI)
      3. 3.2.3 RTINT（实时中断）
        1. 3.2.3.1 阻止和屏蔽 (RTINT)
        2. 3.2.3.2 信号传播 (RTINT)
        3. 3.2.3.3 栈 (RTINT)
        4. 3.2.3.4 所需指令 (RTINT)
      4. 3.2.4 INT（低优先级中断）
        1. 3.2.4.1 阻止和屏蔽 (INT)
        2. 3.2.4.2 信号传播 (INT)
        3. 3.2.4.3 堆栈 (INT)
    3. 3.3 阻止中断的条件
      1. 3.3.1 ATOMIC 计数器
    4. 3.4 CPU 中断控制寄存器
      1. 3.4.1 中断状态寄存器 (ISTS)
      2. 3.4.2 解码阶段状态寄存器 (DSTS)
      3. 3.4.3 与中断相关的栈寄存器
    5. 3.5 中断嵌套
      1. 3.5.1 中断嵌套示例图
    6. 3.6 安全性
      1. 3.6.1 概述
      2. 3.6.2 链接
      3. 3.6.3 栈
      4. 3.6.4 区域
  6. 4寻址模式
    1. 4.1 寻址模式概述
      1. 4.1.1 文档和实施
      2. 4.1.2 寻址模式类型列表
        1. 4.1.2.1 其他寻址类型
      3. 4.1.3 寻址模式汇总
    2. 4.2 寻址模式字段
      1. 4.2.1 ADDR1 字段
      2. 4.2.2 ADDR2 字段
      3. 4.2.3 ADDR3 字段
      4. 4.2.4 DIRM 字段
      5. 4.2.5 其他字段
    3. 4.3 对齐和流水线注意事项
      1. 4.3.1 对齐
      2. 4.3.2 流水线注意事项
    4. 4.4 寻址模式类型
      1. 4.4.1 直接寻址
      2. 4.4.2 指针寻址
        1. 4.4.2.1 具有 #Immediate 偏移的指针寻址
        2. 4.4.2.2 具有指针偏移的指针寻址
        3. 4.4.2.3 具有 #Immediate 递增/递减的指针寻址
        4. 4.4.2.4 具有指针递增/递减的指针寻址
      3. 4.4.3 栈寻址
        1. 4.4.3.1 分配和取消分配栈空间
      4. 4.4.4 循环寻址指令
      5. 4.4.5 位反向寻址指令
  7. 5功能安全和信息安全单元 (SSU)
    1. 5.1 SSU 概述
    2. 5.2 链接和任务隔离
    3. 5.3 在任务隔离边界之外共享数据
    4. 5.4 受保护的调用和返回
  8. 6仿真
    1. 6.1 仿真功能概述
    2. 6.2 调试术语
    3. 6.3 调试接口
    4. 6.4 执行控制模式
    5. 6.5 断点、观察点和计数器
      1. 6.5.1 软件断点
      2. 6.5.2 硬件调试资源
        1. 6.5.2.1 硬件断点
        2. 6.5.2.2 硬件观察点
        3. 6.5.2.3 基准计数器
      3. 6.5.3 PC 跟踪
  9. 7修订历史记录

6.3 调试接口

目标级 TI 调试接口使用 5 个标准 IEEE 1149.1 (JTAG) 信号（TRST、TCK、TMS、TDI 和 TDO）和两个 TI 扩展（EMU0 和 EMU1）。图 6-1 展示了用于将目标连接至扫描控制器的 14 引脚 JTAG 接头，表 6-1 定义了这些引脚。如表 6-1 中所示，该标头需要不止五个 JTAG 信号和 TI 扩展。该接头还需要测试时钟返回信号 (TCK_RET)、目标电源 (VCC) 和接地 (GND)。TCK_RET 是扫描控制器输出并进入目标系统的测试时钟。如果目标系统不提供测试时钟（在这种情况下，无法使用 TCK），则目标系统将使用 TCK_RET。在许多目标系统中，TCK_RET 连接到 TCK 并用作测试时钟。

F29x 用以将目标连接到扫描控制器的 JTAG 接头图 6-1 用以将目标连接到扫描控制器的 JTAG 接头
表 6-1 14 引脚接头信号说明
信号 说明 仿真器状态(1) 目标状态(1)
EMU0 仿真引脚 0 I I/O
EMU1 仿真引脚 1 I I/O
GND 接地
PD (VCC) 存在检测。表示仿真电缆已连接并且目标已通电。PD 必须连接至目标系统中的 VCC。 I O
TCK 测试时钟。TCK 是来自仿真电缆插头的时钟源。该信号可用于驱动系统测试时钟。 O I
TCK_RET 测试时钟返回。仿真器的测试时钟输入。可以是 TCK 的缓冲或非缓冲版本。 I O
TDI 测试数据输入 O I
TDO 测试数据输出 I O
TMS 测试模式选择 O I
TRST(2) 测试复位 O I
(1) I = 输入，O = 输出
(2) 不要在 TRST 上使用上拉电阻器：器件上有内部下拉电阻器。在低噪声环境中，TRST 可保持悬空。在高噪声环境中，可能需要额外的下拉电阻器。（可以根据电流注意事项确定该电阻器的阻值。）

器件加电时 TRST、EMU0 和 EMU1 信号的状态决定了器件的工作模式。一旦器件有足够的功率运行，运行模式就会生效。如果 TRST 信号上升，EMU0 和 EMU1 信号将在上升沿被采样并且锁存工作模式。其中一些模式保留用于测试目的，但在表 6-2 中详细介绍了可在目标系统中使用的模式。目标系统不需要支持正常模式以外的任何模式。

表 6-2 通过使用 TRST、EMU0 和 EMU1 来选择器件运行模式
TRST EMU1 EMU0 器件运行模式 JTAG 电缆
是否激活？
低电平 低电平 低电平 外设模式。禁用 C29x CPU 及其存储器部分。另一个处理器将 C29x CPU 视为外设。 否
低电平 低电平 高电平 保留以供测试 否
低电平 高电平 低电平 复位等待模式。延长器件的复位时间，直到通过外部方法释放。这使得 C29x CPU 能够在复位中上电，前提是外部硬件仅在上电复位激活时才将 EMU0 保持在低电平。 是
低电平 高电平 高电平 禁用仿真的正常模式。这是未连接扫描控制器（如 XDS510）时必须在目标系统上使用的设置。在 C29x CPU 内，TRST 被下拉，EMU1 和 EMU0 被上拉；这是默认模式。 否
高电平 低电平或高电平 低电平或高电平 启用仿真的正常模式。这是连接扫描控制器时在目标系统上使用的设置（扫描控制器控制 TRST）。器件上电期间 TRST 一定不能为高电平。 是