ZHCUA64D November   2009  – March 2022 ADS4122 , ADS4125 , ADS4126 , ADS4128 , ADS4129 , ADS4142 , ADS4145 , ADS4146 , ADS4149 , ADS41B25 , ADS41B29 , ADS41B49 , ADS58B18 , ADS58B19

 

  1.   商标
  2. 1概述
    1. 1.1 用途
    2. 1.2 EVM 快速入门流程
  3. 2电路描述
    1. 2.1 原理图
    2. 2.2 电路功能
      1. 2.2.1 电源
        1. 2.2.1.1 电源选项 1
        2. 2.2.1.2 电源选项 2
        3. 2.2.1.3 电源选项 3
      2. 2.2.2 时钟输入
        1. 2.2.2.1 时钟选项 1
        2. 2.2.2.2 时钟选项 2
        3. 2.2.2.3 时钟选项 3
      3. 2.2.3 模拟输入
        1. 2.2.3.1 模拟输入选项 1
        2. 2.2.3.2 模拟输入选项 2
      4. 2.2.4 数字输出
  4. 3TI ADC SPI 控制接口
    1. 3.1 安装 ADC SPI 接口
    2. 3.2 设置 EVM 以实现 ADC SPI 控制
    3. 3.3 使用 TI ADC SPI 接口软件
      1. 3.3.1 SPI 寄存器写入
  5. 4快速启动设置
  6. 5评估
    1. 5.1 寄存器编程
    2. 5.2 快速测试结果

2.2.2 时钟输入

可通过几种方式向 ADC 提供时钟。默认时钟选项是直接向 SMA 连接器 J19 提供单端时钟。此时钟通过变压器耦合转换为差分并交流耦合到 ADC。时钟输入必须来自干净的低抖动源，并且通常由窄带通滤波器在电路板外部进行滤波。时钟振幅通常设置为约 1.5V的峰间值 ，由于时钟输入的交流耦合，振幅偏移不是问题。时钟源通常与输入频率的信号发生器同步，使时钟和中频保持一致，以便进行有意义的 FFT 分析。

或者，可以由板载 VCXO 和 CDCE72010 时钟缓冲器提供时钟。CDCE72010 时钟缓冲器进行了出厂编程，向 ADC 输出一个时钟，该 ADC 是板载 VCXO 速率的四分之一。使用此时钟选项时，必须通过时钟输入 SMA 连接器 J19 向 CDCE72010 提供一个独立的 20MHz 参考时钟。可通过 CDCE72010 向 ADC 提供两种时钟选项。可以将差分 LVPECL 时钟输出连接到 ADC 时钟输入，或者可以将来自 CDCE72010 的单端 CMOS 时钟通过板载晶体滤波器连接到 ADC 变压器耦合时钟输入。为了获得更好的性能，建议通过晶体输出选择 CMOS 时钟。在更改跳线设置和电阻之前，请参阅 TI 网站上相关 ADS41xx 或 ADS41Bxx 产品文件夹下的原理图。表 2-4 显示了各种时钟选项设置。虽然在 EVM 上安装了 CDCE72010 时钟缓冲器，但默认情况下不安装 VCXO 和晶体滤波器。

表 2-3 时钟输入跳线说明
EVM 跳线选项说明跳线设置
JP4ENABLE VCXO1 TC0-21111-2 → VCXO 启用 2-3 → VCXO 禁用
J19用于时钟输入的 SMA 连接器
JP1CDCE72010 断电1-2 → CDCE72010 断电；开启 → CDCE72010 开启
JP2CDCE72010 复位1-2 → 复位，开启 → 正常运行。（默认）
R81/107时钟输入或 CDC 基准跳线R81 → J19 直接向 ADC 提供时钟；R107 → CDCE72010 的参考时钟
R113/114/115对于 ADC 时钟，T4 的 +ve 端的时钟输入R115 → 将 J19 连接到 ADC；R114 → 将 CDCE72010 的 Y0 输出（此路径有晶体滤波器）连接到 ADC；R113 → 将 Y1P（CDCE72010 的差分 LVPECL 时钟输出）连接到 ADC
R108/110对于 ADC 时钟，T4 的 -ve 端的时钟输入R110→ 接地（默认）；R108→ 连接到 Y1N（CDCE72010 的差分时钟输出），仅与 Y1P 配合使用。
JP8CDCE72010 的模式选择引脚1-2 → 高电平（默认），请参阅 CDCE72010 的数据表；2-3 → 接地
R111/112PLLOCK LEDR111 → 连接到 D3 二极管；R112 → 通过 10nF 电容器接地
JP10CDCE72010 的 Aux_sel 引脚1-2 → 高电平，请参阅 CDCE72010 的数据表；2-3 → 接地（默认）
表 2-4 EVM 时钟输入选项
EVM 选项评估目标需要更改跳线和电阻J19 上的频率输入CDC 配置说明注释
1使用正弦波时钟评估 ADC 的性能JP1 → 1-2；JP2 → 无分流器；JP4 → 2-3；安装：R81、R110、R115ADC 的采样频率不适用默认值
2使用源自 CDCE72010 的晶体滤波 LVCMOS 时钟评估 ADC 的性能JP1 → 无分流器；JP2 → 无分流器；JP4 → 1-2；安装：R107、R110、R114；移除：R81、R115983.04MHz 下 VCXO 为 20M将 VCXO 频率除以 4，Y0 上的输出实现最佳性能
3使用差分 LVPECL 时钟评估 ADC 的性能JP1 → 无分流器；JP2 → 无分流器；JP4 → 1-2；安装：R107、R108、R114；移除：R81、R110、R115983.04MHz 下 VCXO 为 20M将 VCXO 频率除以 4，Y1P 和 Y1N 上的差分 LVPECL 时钟输出不建议用于大多数应用程序中